国产bbaaaaa片,成年美女黄网站色视频免费,成年黄大片,а天堂中文最新一区二区三区,成人精品视频一区二区三区尤物

首頁> 美國衛(wèi)生研究院文獻>Sensors (Basel Switzerland) >Efficient Architecture for Spike Sorting in Reconfigurable Hardware
【2h】

Efficient Architecture for Spike Sorting in Reconfigurable Hardware

機譯：可重配置硬件中的峰值排序的高效架構

代理獲取
本網(wǎng)站僅為用戶提供外文OA文獻查詢和代理獲取服務，本網(wǎng)站沒有原文。下單后我們將采用程序或人工為您竭誠獲取高質量的原文，但由于OA文獻來源多樣且變更頻繁，仍可能出現(xiàn)獲取不到、文獻不完整或與標題不符等情況，如果獲取不到我們將提供退款服務。請知悉。
  • 摘要
  • 著錄項
  • 相似文獻
  • 相關主題

摘要

This paper presents a novel hardware architecture for fast spike sorting. The architecture is able to perform both the feature extraction and clustering in hardware. The generalized Hebbian algorithm (GHA) and fuzzy C-means (FCM) algorithm are used for feature extraction and clustering, respectively. The employment of GHA allows efficient computation of principal components for subsequent clustering operations. The FCM is able to achieve near optimal clustering for spike sorting. Its performance is insensitive to the selection of initial cluster centers. The hardware implementations of GHA and FCM feature low area costs and high throughput. In the GHA architecture, the computation of different weight vectors share the same circuit for lowering the area costs. Moreover, in the FCM hardware implementation, the usual iterative operations for updating the membership matrix and cluster centroid are merged into one single updating process to evade the large storage requirement. To show the effectiveness of the circuit, the proposed architecture is physically implemented by field programmable gate array (FPGA). It is embedded in a System-on-Chip (SOC) platform for performance measurement. Experimental results show that the proposed architecture is an efficient spike sorting design for attaining high classification correct rate and high speed computation.
機譯：本文提出了一種用于快速尖峰分選的新穎硬件架構。該體系結構能夠在硬件中執(zhí)行特征提取和聚類。廣義Hebbian算法（GHA）和模糊C均值（FCM）算法分別用于特征提取和聚類。使用GHA可以有效地計算主成分，以進行后續(xù)的聚類操作。 FCM能夠為尖峰排序實現(xiàn)接近最佳的聚類。它的性能對選擇初始群集中心不敏感。 GHA和FCM的硬件實現(xiàn)具有較低的成本和較高的吞吐量。在GHA體系結構中，不同權重向量的計算共享同一電路以降低面積成本。此外，在FCM硬件實現(xiàn)中，用于更新成員資格矩陣和集群質心的常規(guī)迭代操作合并為一個更新過程，從而避免了大存儲需求。為了顯示電路的有效性，所提出的體系結構是通過現(xiàn)場可編程門陣列（FPGA）物理實現(xiàn)的。它被嵌入到片上系統(tǒng)（SOC）平臺中以進行性能評估。實驗結果表明，所提出的體系結構是一種有效的尖峰排序設計，可以實現(xiàn)較高的分類正確率和高速計算。

著錄項

相似文獻

  • 外文文獻
  • 中文文獻
  • 專利
代理獲取

客服郵箱：kefu@zhangqiaokeyan.com

京公網(wǎng)安備：11010802029741號 ICP備案號：京ICP備15016152號-6 六維聯(lián)合信息科技 (北京) 有限公司?版權所有

  • 客服微信

  • 服務號