技術(shù)領(lǐng)域

本發(fā)明涉及一種芯片，尤其涉及到一種具有多種保護功能的T/R組件控制芯片。

背景技術(shù)

隨著應(yīng)用與需求的快速發(fā)展，有源相控陣天線系統(tǒng)得到廣泛應(yīng)用，而T/R組件是 其中的關(guān)鍵器件，在一部有源相控陣天線系統(tǒng)中T/R組件數(shù)量多、成本高，特別是二 維有源相控陣天線系統(tǒng)，通常含有成千上萬只T/R組件，有的甚至多至10萬只，T/R 組件的成本占整部雷達成本的大部分。因此T/R組件的安全性是有源天線系統(tǒng)設(shè)計中 需著重考慮的問題。

圖1為現(xiàn)有T/R組件典型的控制芯片內(nèi)部電路圖。SD為串行數(shù)據(jù)，SC為串行時 鐘，END為一級鎖存信號，SYN為二級鎖存信號，接收同步信號TR_R作為選擇開關(guān) 器的收/發(fā)轉(zhuǎn)換控制信號。T/R組件控制芯片主要功能就是將控制T/R組件的串行數(shù)據(jù) SD轉(zhuǎn)換成并行數(shù)據(jù)后，分別控制衰減器、移相器和工作狀態(tài)選擇等，以及在各種異常 狀況下對T/R組件進行保護。

圖2為T/R組件典型的工作時序圖，TR_T為發(fā)射同步信號，TR_R為接收同步信 號，系統(tǒng)要求T/R組件不能同時工作，因此系統(tǒng)設(shè)計中TR_R的前沿比TR_T提前Δt1， TR_R的后沿比TR_T滯后Δt2(Δt1和Δt2的具體時間由系統(tǒng)工作需要確定)，所以圖 1中的收發(fā)轉(zhuǎn)換控制信號選擇了系統(tǒng)接收同步信號TR_R。

有源相控陣天線系統(tǒng)的安全性設(shè)計主要有以下幾方面。

1.邏輯沖突保護：T/R組件的收發(fā)開關(guān)以及收發(fā)電源都受系統(tǒng)邏輯時序控制，收發(fā) 時序要在邏輯上保證分開工作，如果系統(tǒng)由于異常原因?qū)е聲r序信號的邏輯發(fā)生沖突， 很有可能導(dǎo)致T/R組件燒毀?，F(xiàn)有設(shè)計通常是在天線波束控制系統(tǒng)中增加邏輯保護的 功能，但這都是建立在天線波束控制系統(tǒng)工作正常的基礎(chǔ)上，如果波束控制系統(tǒng)工作 不正常，將失去邏輯沖突保護功能。

2.上電、斷電以及電壓異常保護：由于T/R組件的功率放大芯片通常需要雙電源工 作，要求上電時先加?xùn)艍?-5V供電)后加漏壓(+8V供電)，斷電時，先降漏壓再降 柵壓，加電順序錯誤將導(dǎo)致功率放大芯片燒毀。通常設(shè)計中一種方法是系統(tǒng)供電將柵 壓和漏壓分開供電，嚴格控制開關(guān)電順序，但這種方法不能排除人為操作失誤導(dǎo)致開 關(guān)電順序錯誤；另一種做法是通過柵壓調(diào)制漏壓，保證先有柵壓后再加漏壓，但這種 辦法不能保證系統(tǒng)斷電或者電壓異常時柵壓和漏壓的斷電順序，因為漏壓通常接有較 大電容，放電時間一般比柵壓慢，控制電路在斷電時無法提供正常的控制時序，很有 可能在柵壓缺失的情況下打開漏壓導(dǎo)致功率放大芯片燒毀。

目前相控陣天線系統(tǒng)在機載和星載平臺上的應(yīng)用越來越普遍，基于承載平臺的限 制，對電子設(shè)備的重量、體積、功耗等都有特殊要求，因此對其進行減重、壓縮、提 高效率和集成化設(shè)計是非常必要的。目前T/R組件使用的控制芯片都只是將控制數(shù)據(jù) 進行簡單串并轉(zhuǎn)換的芯片，而由這種簡單串并轉(zhuǎn)換芯片設(shè)計的T/R組件構(gòu)成的有源相 控陣天線系統(tǒng)的安全性設(shè)計都需要在T/R組件內(nèi)部或者外部控制系統(tǒng)中增加很多附加 電路或者設(shè)備，這不僅增加了系統(tǒng)成本，更重要的是導(dǎo)致T/R組件或者系統(tǒng)體積、重 量、功耗的增加，無法滿足系統(tǒng)集成化設(shè)計的要求。

發(fā)明內(nèi)容

本發(fā)明的目的在于基于現(xiàn)有只有簡單串并轉(zhuǎn)換功能的T/R組件控制芯片的基礎(chǔ)上 增加多種保護功能，提供一種具有上電保護、系統(tǒng)復(fù)位、邏輯沖突保護、電壓異常保 護以及系統(tǒng)掉電保護功能的T/R組件控制芯片，這不僅大幅提高有源天線系統(tǒng)的集成 度，還大幅降低相控陣系統(tǒng)全壽命周期成本。

本發(fā)明是通過以下技術(shù)方案實現(xiàn)的：一種具有多種保護功能的T/R組件控制芯片， 其包括：

移位寄存器，根據(jù)串行時鐘SC經(jīng)輸入端SD接收外部輸入的串行數(shù)據(jù)同時完成該 串行數(shù)據(jù)的串-并轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)共32位并分為三類：一、接收控制數(shù)據(jù)，接收移 相D0_1～D7_1，接收衰減D8_1～D13_1；二、發(fā)射控制數(shù)據(jù)，發(fā)射移相D0_2～D7_2， 接收衰減D8_2～D13_2；三、狀態(tài)控制數(shù)據(jù)，接收/發(fā)射/負載使能：D14_2、D15_2， 故障報告允許：D15_1；

一級鎖存寄存器，其在該串行數(shù)據(jù)傳送結(jié)束后接收一級鎖存信號END，將完成串- 并轉(zhuǎn)換后的數(shù)據(jù)D0_1～D15_1、D0_2～D15_2鎖存在該第一級鎖存器內(nèi)；

二級鎖存寄存器，其在收到二級鎖存信號SYN時，將該一級鎖存器內(nèi)的數(shù)據(jù) D0_1_E～D15_1_E、D0_2_E～D15_2_E鎖存在該二級鎖存器內(nèi)；

選擇開關(guān)器，其根據(jù)發(fā)射同步信號TR_T和接收同步信號TR_R選擇該二級鎖存器 內(nèi)鎖存的接收控制數(shù)據(jù)D0_1_S～D13_1_S或發(fā)射狀態(tài)控制數(shù)據(jù)D0_2_S～D13_2_S；

緩沖驅(qū)動器，其將該選擇開關(guān)器選擇的控制數(shù)據(jù)D0_1_S～D13_1_S或D0_2_S～ D13_2_S經(jīng)緩沖驅(qū)動后發(fā)送至待控制器件；

上電保護與系統(tǒng)復(fù)位電路，其根據(jù)系統(tǒng)清零信號CLEAR控制該二級鎖存寄存器的 清零端，在系統(tǒng)清零信號CLEAR有效時，將該二級鎖存寄存器內(nèi)的數(shù)據(jù)清零，該控制 芯片處于負載態(tài)；

邏輯沖突保護電路，其在發(fā)射同步信號TR_T和接收同步信號TR_R同時為高電平 時，控制該選擇開關(guān)器、該緩沖驅(qū)動器均關(guān)閉，該控制芯片處于負載態(tài)；

電壓異常與系統(tǒng)掉電保護電路，其在該控制芯片的電源電壓異常時，控制該緩沖 驅(qū)動器關(guān)閉，該控制芯片處于負載態(tài)。

作為上述方案的進一步，該上電保護與系統(tǒng)復(fù)位電路包括電容C1、電阻R1、與門 A1，電阻R1的一端連接電源Vcc，電阻R1的另一端經(jīng)由電容C1接地且還作為與門 A1的輸入端，與門A1還將系統(tǒng)清零信號CLEAR作為自身的另一輸入端，與門A1的 輸出端連接至該二級鎖存寄存器的清零端。

優(yōu)選地，該邏輯沖突保護電路包括與非門A2、與門A3、與門A4、或非門A7、 與門A8、與門A9；發(fā)射同步信號TR_T作為與非門A2、與門A3的輸入信號，接收 同步信號TR_R作為與非門A2、與門A4的輸入信號；與非門A2的輸出信號作為與門 A3、與門A4的輸入信號，與門A3的輸出信號作為與門A9的輸入信號，與門A4的 輸出信號作為與門A8的輸入信號且還用于控制該選擇開關(guān)器的開啟；與門A8的輸出 信號、與門A9的輸出信號均作為或非門A7的輸入信號，或非門A7的輸出信號用于 控制該緩沖驅(qū)動器的開啟。

優(yōu)選地，該電壓異常與系統(tǒng)掉電保護電路包括與門A5、電源Vcc比較電路、電源 Vee比較電路；該電源Vcc比較電路從電源Vcc取樣作為比較電壓V+in產(chǎn)生兩路互補 輸出的TTL電平V+out1、V+out2，該電源Vee比較電路從電源Vee取樣作為比較電壓 V-in產(chǎn)生兩路互補輸出的TTL電平V-out1、V-out2；V+out1、V-out1作為與門A5的 輸入信號，與門A5的輸出信號作為與門A8、A9的輸入信號。

優(yōu)選地，該電壓異常與系統(tǒng)掉電保護電路還包括與非門A10、或門A6；V+out2、 V-out2作為或門A6的輸入信號，或門A6的輸出信號作為與非門A10的輸入信號，與 非門A10的輸入信號還包括該二級鎖存寄存器的故障報告允許控制位信號。

優(yōu)選地，該電壓異常與系統(tǒng)掉電保護電路還包括反相器A11、反相器A12；與門 A8的輸出TR_R_O+，經(jīng)反相器A11輸出TR_R_O-，與門A9的輸出TR_T_O+，經(jīng)反 相器A12輸出TR_T_O-，TR_R_O+與TR_R_O-、TR_T_O+與TR_T_O-作為互補輸出 的兩組電源調(diào)制信號將收發(fā)外部電源的關(guān)斷。

優(yōu)選地，該電源Vcc比較電路包括電阻R2、電阻R3、電阻R4、電阻R5、電阻 R6、比較器U1、反相器A13、電壓源D1；電源Vcc經(jīng)由電阻R2、電阻R3、電阻R4 接地，還經(jīng)由電阻R5、電阻R6接地，還連接至比較器U1的電源端；電壓源D1的正 極連接在電阻R2、電阻R3之間，電壓源D1的負極接地；比較器U1的同相端連接在 電阻R5、電阻R6之間，比較器U1的反相端連接在電阻R3、電阻R4之間，比較器 U1的接地端接地，比較器U1的輸出端輸出V+out1，比較器U1的輸出端還通過反相 器A13輸出V+out2。

優(yōu)選地，該電源Vee比較電路包括電阻R7、電阻R8、電阻R9、電阻R10、電阻 R11、比較器U2、反相器A14、電壓源D2、二極管D3；電源Vee經(jīng)由電阻R7、電阻 R8、電阻R9接地，還經(jīng)由電阻R10、電阻R11接地，還連接至比較器U2的電源端； 電壓源D2的正極連接在電阻R7、電阻R8之間，電壓源D2的負極接地；比較器U2 的同相端連接在電阻R10、電阻R11之間，比較器U2的反相端連接在電阻R8、電阻 R9之間，比較器U2的接地端接地，比較器U2的輸出端輸出V-out1，比較器U2的輸 出端還通過反相器A14輸出V-out2；二極管D3的正極接地，二極管D3的負極連接比 較器U2的反相端。

本發(fā)明還提供上述具有多種保護功能的T/R組件控制芯片在有源相控陣天線系統(tǒng) 中的應(yīng)用。

本發(fā)明涉及T/R組件控制芯片的設(shè)計改進，具體是在滿足T/R組件(收/發(fā)組件) 基本控制功能的基礎(chǔ)上增加了多種自我保護功能，可以在不增加其他外圍電路的情況 下保護T/R組件不出現(xiàn)異常損壞，提高了系統(tǒng)集成度并大幅降低有源相控陣天線系統(tǒng) 的全壽命周期成本。

本發(fā)明與現(xiàn)有技術(shù)相比，具有如下顯而易見的突出實質(zhì)性特點和顯著優(yōu)點：

1.采用本發(fā)明，T/R組件的電源調(diào)制信號和開關(guān)狀態(tài)受到數(shù)據(jù)位、收發(fā)時序以及供 電電源聯(lián)合控制，其中只要有一項發(fā)生故障，都能將T/R組件置于負載態(tài)并關(guān)斷收發(fā) 電源，從而保護有源相控陣天線系統(tǒng)中大量貴重的T/R組件，不會因為異常故障導(dǎo)致 損壞，保證雷達系統(tǒng)穩(wěn)定可靠的工作并避免了大量財產(chǎn)損失；

2.采用本發(fā)明，僅在控制芯片內(nèi)部增加保護電路，無需其他外圍電路，將原來需要 在T/R組件或者系統(tǒng)中的保護電路集成在芯片內(nèi)部，從而大幅降低T/R組件和系統(tǒng)設(shè) 計復(fù)雜度，并大幅降低T/R組件和系統(tǒng)的成本、體積、重量和功耗，有利于系統(tǒng)的高 集成度設(shè)計。

附圖說明

圖1為現(xiàn)有T/R組件典型控制芯片內(nèi)部電路圖；

圖2為圖2中T/R組件典型控制芯片的工作時序圖；

圖3為本發(fā)明T/R組件控制芯片的內(nèi)部電路圖；

圖4為圖3中T/R組件控制芯片的系統(tǒng)復(fù)位時序圖；

圖5為圖3中電源Vcc比較電路的電路圖；

圖6為圖3中電源Vee比較電路的電路圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合實施實例，對本 發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明， 并不用于限定本發(fā)明。

本發(fā)明具有多種保護功能的T/R組件控制芯片主要應(yīng)用于有源相控陣天線系統(tǒng)中。 本發(fā)明的T/R組件控制芯片構(gòu)思如下。

1、在現(xiàn)有T/R組件控制芯片的基礎(chǔ)上增加上電保護/系統(tǒng)復(fù)位功能，思路是：在芯 片內(nèi)部二級鎖存器增加清零控制端，當系統(tǒng)初始上電時，將寄存器內(nèi)部數(shù)據(jù)清零，在 波束控制系統(tǒng)正常工作前始終保證T/R組件處于負載態(tài)，并控制收發(fā)電源調(diào)制信號切 斷收發(fā)電源；同時，如果T/R組件工作時，系統(tǒng)狀態(tài)不正常需要系統(tǒng)復(fù)位時，也可通 過該控制端“CLEAR”將芯片內(nèi)部寄存器中數(shù)據(jù)清零，使T/R組件處于負載態(tài)。

2、在現(xiàn)有T/R組件控制芯片的基礎(chǔ)上增加系統(tǒng)掉電保護/電壓異常保護功能，思路 是：在芯片內(nèi)部增加電壓比較電路，當系統(tǒng)電壓異?；蛘呦到y(tǒng)掉電時，迅速切斷收發(fā) 電源并將T/R組件置于負載態(tài)，從而保護T/R組件不至于損壞。

3、在現(xiàn)有T/R組件控制芯片的基礎(chǔ)上增加邏輯沖突保護功能，思路是：將T/R組 件收發(fā)時序進行邏輯運算，保證邏輯沖突時，將收發(fā)時序均置為低電平，切斷收發(fā)電 源，從而保護T/R組件。

請參閱圖3，本發(fā)明較佳實施方式提供的具有多種保護功能的T/R組件控制芯片包 括移位寄存器U31、一級鎖存寄存器U32、二級鎖存寄存器U33、選擇開關(guān)器U34、 緩沖驅(qū)動器U35、上電保護與系統(tǒng)復(fù)位電路、邏輯沖突保護電路、電壓異常與系統(tǒng)掉 電保護電路。

T/R組件控制芯片主要功能就是將控制T/R組件的串行數(shù)據(jù)SD轉(zhuǎn)換成并行數(shù)據(jù) 后，分別控制衰減器、移相器和狀態(tài)開關(guān)。串行數(shù)據(jù)SD位數(shù)根據(jù)系統(tǒng)需要確定，本發(fā) 明以32位串行數(shù)據(jù)SD來進行論述(D31和D30為開關(guān)狀態(tài)控制，分別對應(yīng)接收態(tài)(01)、 發(fā)射態(tài)(10)和負載態(tài)(00)，D29～D16位發(fā)射態(tài)控制數(shù)據(jù)，D15為故障允許信號， D14無效位，D13～D0為接收態(tài)控制數(shù)據(jù))。由于串行數(shù)據(jù)SD中包含有接收狀態(tài)和 發(fā)射狀態(tài)不同的控制數(shù)據(jù)，通常由收發(fā)時序信號(如發(fā)射同步信號TR_T和接收同步 信號TR_R)選擇。移位寄存器U31由串行時鐘SC將串行數(shù)SD據(jù)寫入。為了提高相 控陣天線的波束切換時間，通常有兩級鎖存器，即一級鎖存寄存器U32與二級鎖存寄 存器U33。一級鎖存寄存器U32在串行數(shù)據(jù)SD傳送結(jié)束后接收一級鎖存信號END， 將完成串-并轉(zhuǎn)換的控制數(shù)據(jù)鎖存在一級鎖存寄存器U32內(nèi)。二級鎖存寄存器U33在收 到二級鎖存信號SYN時，將一級鎖存寄存器U32內(nèi)的數(shù)據(jù)鎖存在二級鎖存寄存器U33 內(nèi)。選擇開關(guān)器U34根據(jù)發(fā)射同步信號TR_T和接收同步信號TR_R選擇二級鎖存寄 存器U33內(nèi)鎖存的接收狀態(tài)或發(fā)射狀態(tài)控制數(shù)據(jù)。緩沖驅(qū)動器U35將選擇開關(guān)器U34 選擇的數(shù)據(jù)緩沖驅(qū)動后發(fā)送至待控制器件。

請結(jié)合圖4，因此，數(shù)據(jù)傳送結(jié)束后發(fā)送一級鎖存信號END，將數(shù)據(jù)鎖存在第一 級鎖存器U32內(nèi)，二級鎖存信號SYN通常為系統(tǒng)的波位切換信號，T/R組件接收到二 級鎖存信號SYN后將一級鎖存器U32內(nèi)部數(shù)據(jù)發(fā)送至二級鎖存器U33內(nèi)，再由收發(fā) 切換時序信號來選擇收發(fā)不同狀態(tài)數(shù)據(jù)經(jīng)緩沖驅(qū)動后發(fā)送至待控制器件。

上電保護與系統(tǒng)復(fù)位電路根據(jù)系統(tǒng)清零信號CLEAR控制二級鎖存寄存器U33的 清零端，在系統(tǒng)清零信號CLEAR有效時，將二級鎖存寄存器U33內(nèi)的數(shù)據(jù)清零，使 T/R組件按處于負載態(tài)。該上電保護與系統(tǒng)復(fù)位電路包括電容C1、電阻R1、與門A1。 電阻R1的一端連接電源Vcc，電阻R1的另一端經(jīng)由電容C1接地且還作為與門A1的 輸入端，與門A1還將系統(tǒng)清零信號CLEAR作為自身的另一輸入端，與門A1的輸出 端連接至二級鎖存寄存器U33的清零端。

當上電的瞬間，與門A1聯(lián)接電容C1、電阻R1的一端為“0”，A1輸出“0”，將 二級鎖存寄存器U33清零，此時D15_2_S、D14_2_S均為“0”，與門A9、A8均輸出 “0”，或非門A7輸出“1”，使T/R組件為負載態(tài)；當系統(tǒng)需要進行復(fù)位操作時，向與 門A1的“CLEAR”端發(fā)送一個寬度為微秒級的低電平脈沖，即可將二級鎖存寄存器 U33清零，此時D15_2_S、D14_2_S均為“0”，與門A9、A8均輸出“0”，或非門A7 輸出“1”，使T/R組件為負載態(tài)。

因此，在系統(tǒng)上電的瞬間到系統(tǒng)控制正常工作期間，可自動切換T/R組件控制芯 片到負載態(tài)，并關(guān)斷收發(fā)電源，從而保護T/R組件控制芯片不被損毀。當系統(tǒng)在需要 的時候，可以向“CLEAR”端發(fā)送一個低電平脈沖將二級鎖存寄存器U33內(nèi)部數(shù)據(jù)清 零，控制T/R組件控制芯片到負載態(tài)并關(guān)斷收發(fā)電源，從而使雷達系統(tǒng)處于靜默狀態(tài)。

邏輯沖突保護電路在發(fā)射同步信號TR_T和接收同步信號TR_R同時為高電平時， 控制選擇開關(guān)器U34、緩沖驅(qū)動器均關(guān)閉U35，該控制芯片處于負載態(tài)。該邏輯沖突 保護電路包括與非門A2、與門A3、與門A4、或非門A7、與門A8、與門A9。發(fā)射同 步信號TR_T作為與非門A2、與門A3的輸入信號，接收同步信號TR_R作為與非門 A2、與門A4的輸入信號。與非門A2的輸出信號作為與門A3、與門A4的輸入信號， 與門A3的輸出信號作為與門A9的輸入信號，與門A4的輸出信號作為與門A8的輸 入信號且還用于控制該選擇開關(guān)器的開啟。與門A8的輸出信號、與門A9的輸出信號 均作為或非門A7的輸入信號，或非門A7的輸出信號為高電平。

因此，當收發(fā)時序發(fā)生邏輯沖突時，能夠通過邏輯運算將收發(fā)時序控制成低電平， 控制T/R組件控制芯片到負載態(tài)并關(guān)斷收發(fā)電源，從而保護T/R組件控制芯片不被損 毀。

當系統(tǒng)出現(xiàn)邏輯沖突即輸入信號TR_T、TR_R同時為“1”時，如果沒有保護電 路，則TR_T_O+、TR_R_O+經(jīng)過緩沖驅(qū)動器輸出的開關(guān)控制信號使T/R組件的收/發(fā) 通道同時開啟，因此會導(dǎo)致接收通道自激或深度飽和而損壞，或因不能及時退出飽和 狀態(tài)而使接收通道不能正常工作；當采用了由上述電路組成的邏輯沖突保護電路后， 當系統(tǒng)出現(xiàn)邏輯沖突即輸入信號TR_T、TR_R同時為“1”時，經(jīng)與非門A2輸出“0”， 使與門A3、A4輸出均為“0”，后續(xù)電路與門A8、A9輸出為“0”，或非門A7輸出“1”， 即可使得T/R組件為負載態(tài)。

電壓異常與系統(tǒng)掉電保護電路在該控制芯片的電源電壓異常時，控制緩沖驅(qū)動器 U35關(guān)閉，該控制芯片處于負載態(tài)。該電壓異常與系統(tǒng)掉電保護電路包括與門A5、電 源Vcc比較電路U36、電源Vee比較電路U37、與非門A10、或門A6、反相器A11、 反相器A12。

該電源Vcc比較電路U36從電源Vcc取樣作為比較電壓V+in輸出兩組互補輸出 的TTL電平V+out1、V+out2，該電源Vee比較電路U37從電源Vee取樣作為比較電 壓V-in輸出兩組互補輸出的TTL電平V-out1、V-out2。V+out1、V-out1作為與門A5 的輸入信號，與門A5的輸出信號作為與門A8、與門A9的輸入信號。

當電源Vcc出現(xiàn)異常，V+out1為“0”，使與門A8、A9輸出“0”，或非門A7輸 出“1”，即使得T/R組件為負載態(tài)；當電源Vee出現(xiàn)異常，V-out1為“0”，同樣使得 T/R組件為負載態(tài)。

與非門A10的輸入信號還包括該二級鎖存寄存器的故障報告允許控制位信號。故 障報告允許控制位D15_1_S，由系統(tǒng)根據(jù)需要進行設(shè)置。當電源Vcc或Vee出現(xiàn)異常， V+out2或V-out2為高電平，經(jīng)或門A6輸出為“1”，如果系統(tǒng)設(shè)置D15_1_S為“1”， 則與非門A10輸出電源故障信號“0”，系統(tǒng)接到故障報告后可根據(jù)需要；當系統(tǒng)設(shè)置 D15_1_S為“0”時，與非門A10輸出總是為“1”，即系統(tǒng)不接受組件的故障報告。

請結(jié)合圖5，該電源Vcc比較電路U36包括電阻R2、電阻R3、電阻R4、電阻R5、 電阻R6、比較器U1、反相器A13、電壓源D1。電源Vcc經(jīng)由電阻R2、電阻R3、電 阻R4接地，還經(jīng)由電阻R5、電阻R6接地，還連接至比較器U1的電源端；電壓源 D1的正極連接在電阻R2、電阻R3之間，電壓源D1的負極接地。比較器U1的同相 端連接在電阻R5、電阻R6之間接收比較電壓Vd，比較器U1的反相端連接在電阻R3、 電阻R4之間接收參考電壓Vref，比較器U1的接地端接地，比較器U1的輸出端輸出 V+out1，比較器U1的輸出端還通過反相器A13輸出V+out2。

請結(jié)合圖6，該電源Vee比較電路U37包括電阻R7、電阻R8、電阻R9、電阻R10、 電阻R11、比較器U2、反相器A14、電壓源D2、二極管D3。電源Vee經(jīng)由電阻R7、 電阻R8、電阻R9接地，還經(jīng)由電阻R10、電阻R11接地，還連接至比較器U2的電源 端。電壓源D2的正極連接在電阻R7、電阻R8之間參考電壓Vref，電壓源D2的負極 接地。比較器U2的同相端連接在電阻R10、電阻R11之間，比較器U2的反相端連接 在電阻R8、電阻R9之間比較電壓Vd，比較器U2的接地端接地，比較器U2的輸出 端輸出V-out1，比較器U2的輸出端還通過反相器A14輸出V-out2。二極管D3的正極 接地，二極管D3的負極連接比較器U2的反相端。

V+out2、V-out2作為或門A6的輸入信號，或門A6的輸出信號作為與非門A10的 輸入信號，與非門A10輸出電源故障信號。與門A8的輸出作為TR_R_O+，與門A8 的輸出通過反相器A11輸出TR_R_O-，與門A9的輸出作為TR_T_O+，與門A9的輸 出通過反相器A12輸出TR_T_O-，TR_R_O+與TR_R_O-、TR_T_O+與TR_T_O-作為 互補輸出的兩組電源調(diào)制信號將收發(fā)外部電源的關(guān)斷。

開關(guān)控制信號：

TR_T_O+——發(fā)射同步信號，“1”為發(fā)射態(tài)，“0”為停止狀態(tài)

TR_R_O+——接收同步信號，“1”為接收態(tài)，“0”為停止狀態(tài)

FZ——負載態(tài)控制，“1”為負載態(tài)，負載態(tài)即為組件的保護狀態(tài)。

在上述說明中，“1”表示高電平，“0”表示低電平；三個信號在同一時刻只有一 個為“1”。

因此，本發(fā)明集成了電壓比較電路，當工作電壓異常時，能夠控制T/R組件到負 載態(tài)并關(guān)斷收發(fā)電源，從而保護T/R組件不被損毀。當系統(tǒng)意外掉電，系統(tǒng)級保護功 能失效時，能夠控制T/R組件到負載態(tài)并關(guān)斷收發(fā)電源，從而保護T/R組件不被損毀。 原來T/R組件控制芯片單獨控制電源調(diào)制的收發(fā)時序以及單獨控制開關(guān)狀態(tài)的數(shù)據(jù)位， 現(xiàn)在都將和電壓比較電路的輸出關(guān)聯(lián)控制，其中只要有一項發(fā)生故障，都能將T/R組 件置于負載態(tài)并關(guān)斷收發(fā)電源，從而保護T/R組件不被損毀。

綜上介紹，本發(fā)明的具有多種保護功能的T/R組件控制芯片具備以下優(yōu)點。

1、上電保護：系統(tǒng)初始上電的瞬間，由于電容C1的存在，電阻R1和電容C1間 電壓為低電平，與門A1輸出低電平至二級鎖存器U33，將二級鎖存器U33內(nèi)數(shù)據(jù)清0， 在系統(tǒng)控制正常前，送至T/R組件控制芯片中U33數(shù)據(jù)都為0，T/R組件始終處于負載 態(tài)。待電容C1充電完成后，電阻R1和電容C1間電壓為高電平，這時二級鎖存器U33 即可接受寫入數(shù)據(jù)的操作接收新的數(shù)據(jù)，使T/R組件處于系統(tǒng)要求的狀態(tài)。

2、系統(tǒng)復(fù)位：當系統(tǒng)需要進行復(fù)位操作時，只需將系統(tǒng)清零信號CLEAR置成低 電平，二級鎖存器U33內(nèi)部數(shù)據(jù)將清零，控制T/R組件處于負載態(tài)。

3、邏輯沖突保護：由上述可知，TR_T和TR_R不能同時為高電平，如果同時為 高電平時，與非門A2輸出低電平，與門A3、與門A4、與門A8和與門A9也輸出低 電平，控制T/R組件處于負載態(tài)，從而保護T/R組件避免損壞。FZ信號也是負載態(tài)控 制信號，這是由于兼容考慮各種T/R組件控制芯片開關(guān)的控制需要，邏輯沖突時，與 門A8和與門A9輸出經(jīng)或非門A7輸出高電平信號，控制T/R組件處于負載態(tài)。

4、電壓異常保護：T/R組件控制芯片的控制主要由+5V提供，功率放大芯片的柵 壓主要由-5V提供，這兩個電壓如果異常將導(dǎo)致T/R組件控制芯片控制異?；驘龤?。本 發(fā)明采用兩組電源電壓比較器完成兩組電源的電壓異常保護功能。

V+in為+5V比較電壓，從Vcc取樣，正常情況下為+5V，V+out1和V+out2為兩 組互補輸出的TTL電平，當V+in在正常允許的電壓范圍內(nèi)變化時，V+out1輸出高電 平，V+out2輸出低電平；當V+in超出正常運行范圍，V+out1輸出低電平，V+out2輸 出高電平。圖5為+5V電壓比較電路具體電路圖。

V-in為-5V比較電壓，從Vee取樣，正常情況下為-5V，V-out1和V-out2為兩組互 補輸出的TTL電平，當V-in在正常允許的電壓范圍內(nèi)變化時，V-out1輸出高電平，V-out2 輸出低電平；當V-in超出正常運行范圍，V-out1輸出低電平，V-out2輸出高電平。圖 6為-5V電壓比較電路具體電路圖。

當任何一組電壓異常時，與門A5將輸出低電平，與門A8和與門A9也輸出低電 平，控制T/R組件處于負載態(tài)，同時互補輸出兩對電源調(diào)制信號(TR_T_O+、 TR_T_O-；TR_R_O+、TR_R_O-)將收發(fā)電源關(guān)斷，從而保護T/R組件控制芯片，避免 損壞。同時或非門A7也輸出高電平控制T/R組件控制芯片處于負載態(tài)。同時，或門 A6輸出高電平，如果故障允許數(shù)據(jù)控制位D15_1_S為高，與非門A10輸出低電平， 輸出電源故障信號。

5、系統(tǒng)掉電保護：T/R組件控制芯片內(nèi)-5V電源功耗最小，所接電容通常很少， 而+5V和+8V所接的電容通常較多。系統(tǒng)掉電時，由于電容的儲能效應(yīng)，-5V最先放電， 這時+5V和+8V都還有電壓存在，而T/R組件控制芯片處于失控狀態(tài)，此時如果T/R 組件控制芯片處于發(fā)射態(tài)，由于柵壓已經(jīng)為0，功率放大芯片將燒毀。而采用本發(fā)明， 由于有電壓比較器的存在，-5V一旦低于預(yù)設(shè)的門限電壓，就將T/R組件置于負載態(tài)， 同時電源調(diào)制信號也處于低電平，無論+5V和+8V如何變化，T/R組件控制芯片都將得 到有效保護，具體保護原理同電壓異常保護。

6、上述保護功能都集成在T/R組件控制芯片內(nèi)部，無需外部電路支持，能夠提高 系統(tǒng)集成度。

7、上述保護功能有效改善了T/R組件控制芯片在多種異常情況下易于損毀的現(xiàn) 狀，大幅降低相控陣系統(tǒng)的全壽命周期成本。

以上內(nèi)容是結(jié)合具體的電路圖對本發(fā)明所作的詳細說明，不能認定本發(fā)明具體實 施僅限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思 的前提下，還可以做出若干簡單替換和變更，如采用其他位數(shù)的串行數(shù)據(jù)，采用不同 的電壓比較電路，采用不同的邏輯處理等等，都應(yīng)當視為屬于本發(fā)明由所提交的權(quán)利 要求書確定的發(fā)明保護范圍。