機(jī)譯:使用FPGA部分重新配置的實(shí)時(shí)靈活電信解碼架構(gòu)
Univ Auckland Sch Comp Sci Auckland 1142 New Zealand;
Univ Auckland Sch Comp Sci Auckland 1142 New Zealand;
Univ Auckland Sch Comp Sci Auckland 1142 New Zealand;
Univ Auckland Sch Comp Sci Auckland 1142 New Zealand;
Decoding; Field programmable gate arrays; Computer architecture; Parity check codes; Hardware; Real-time systems; Signal processing algorithms; FPGA; dynamic partial reconfiguration; partial reconfiguration; LDPC;
機(jī)譯:搶先進(jìn)行部分重配置過(guò)程以使用FPGA進(jìn)行實(shí)時(shí)計(jì)算
機(jī)譯:在實(shí)時(shí)系統(tǒng)中使用FPGA的動(dòng)態(tài)部分重配置
機(jī)譯:在實(shí)時(shí)系統(tǒng)中使用FPGA的動(dòng)態(tài)部分重配置
機(jī)譯:在Virtex-4 FPGA上使用部分動(dòng)態(tài)重新配置MP3解碼器的設(shè)計(jì)與實(shí)現(xiàn)
機(jī)譯:基于靈活的部分重配置的數(shù)據(jù)流計(jì)算設(shè)計(jì)架構(gòu)
機(jī)譯:地址生成單元的模塊化架構(gòu)適合在FPGA上實(shí)時(shí)處理MR數(shù)據(jù)
機(jī)譯:使用動(dòng)態(tài)部分重配置在FPGA上實(shí)現(xiàn)JPEG解碼器