機(jī)譯:單變量功率分析攻擊利用了用于密碼學(xué)應(yīng)用的納米CMOS VLSI電路的靜態(tài)耗散
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
Dipartimento di Ingegneria dell’Informazione, Elettronica e Telecomunicazioni, Sapienza University of Rome, Roma, Italy;
CMOS integrated circuits; Logic gates; Cryptography; Power demand; Semiconductor device modeling; CMOS technology; Standards;
機(jī)譯:泄漏功率分析攻擊:對(duì)納米密碼電路的新型攻擊
機(jī)譯:使用自調(diào)節(jié)電壓電平電路的納米級(jí)靜態(tài)CMOS VLSI乘法器電路的待機(jī)泄漏功率降低
機(jī)譯:模板攻擊利用靜態(tài)功率并將其應(yīng)用于CMOS輕量級(jí)加密硬件
機(jī)譯:多變量分析在密碼學(xué)應(yīng)用中利用納米級(jí)CMOS電路上的靜態(tài)功率
機(jī)譯:算術(shù)電路中的靜態(tài)功耗:納米域。
機(jī)譯:基于等效電路模型的亞閾值區(qū)域CMOS太赫茲等離子體檢測(cè)器的準(zhǔn)靜態(tài)分析
機(jī)譯:降低納米CmOs電路行為合成過程中的直接隧穿功耗