摘要： 一般對(duì)FPGA程序升級(jí),需要使用下載器通過(guò)JTAG接口與FPGA連接,但在整機(jī)生產(chǎn)及售后服務(wù)的情況下,再通過(guò)下載器升級(jí)的方法非常困難?；赬ILINX公司的XC7K325T芯片,利用FPGA的MultiBoot功能及Slave Serial Mode配置方式,介紹一種基于Flash、FPGA和PCIE3.0總線的在線升級(jí)方案。FPGA通過(guò)SPI總線配置Flash,ICAP接口使FPGA跳轉(zhuǎn)到Flash的對(duì)應(yīng)地址讀取燒寫(xiě)到Flash中的.bin文件。通過(guò)測(cè)試及驗(yàn)證表明,該設(shè)計(jì)已達(dá)到預(yù)期效果,并成功運(yùn)用到相關(guān)項(xiàng)目的的臺(tái)車(chē)式醫(yī)療超聲中使用。

摘要： 為解決當(dāng)前雙框架控制力矩陀螺(DGCMG)控制器的自動(dòng)測(cè)試設(shè)備不能對(duì)多組被測(cè)產(chǎn)品并行測(cè)試的問(wèn)題和在串行測(cè)試中出現(xiàn)冗余測(cè)試的問(wèn)題,采用PCIE總線技術(shù)和多線程技術(shù),研發(fā)了基于PCIE總線的DGCMG控制器串行/并行自動(dòng)測(cè)試系統(tǒng)。該自動(dòng)測(cè)試系統(tǒng)可同時(shí)對(duì)四臺(tái)DGCMG控制器進(jìn)行并行測(cè)試或可定義測(cè)試內(nèi)容的串行測(cè)試。測(cè)試結(jié)果表明,該自動(dòng)測(cè)試系統(tǒng)解決了傳統(tǒng)自動(dòng)測(cè)試方法效率低、靈活性差的問(wèn)題,且具有精度高,穩(wěn)定性好的特點(diǎn)。

摘要： ARM多核處理器在高性能、自主化方面不斷發(fā)展,提出了一種基于ARM多核處理器的計(jì)算機(jī)系統(tǒng)硬件平臺(tái),以飛騰處理器FT-2000/4作為核心器件,采用多總線接口混合型的計(jì)算機(jī)架構(gòu),既能滿足大量數(shù)據(jù)高速率傳輸?shù)囊?又能滿足少量數(shù)據(jù)實(shí)時(shí)傳輸?shù)囊?。主要介紹了基于PCIe總線的高速串行接口設(shè)計(jì)、基于QSPI總線的FLASH接口設(shè)計(jì)、基于SPI總線的NVRAM和寄存器接口設(shè)計(jì)、硬件電路設(shè)計(jì)關(guān)鍵點(diǎn),實(shí)際測(cè)試數(shù)據(jù)表明,該系統(tǒng)性能穩(wěn)定可靠,對(duì)同類(lèi)型設(shè)計(jì)具有借鑒意義。

摘要： 為了實(shí)現(xiàn)衛(wèi)星姿軌控地面半物理仿真試驗(yàn),設(shè)計(jì)了基于FPGA和PCIe總線的電子星模擬器,圖像分辨率支持1024*1024;圖像位寬支持12 bit;電子星模擬器圖像處理卡基于FPGA的硬件結(jié)構(gòu),與上位機(jī)界面軟件通過(guò)PCIe總線交互數(shù)據(jù),采用LVDS(low voltage differential signaling)信號(hào)收發(fā)星圖數(shù)據(jù);地面動(dòng)力學(xué)按照10 ms周期將四元數(shù)通過(guò)以太網(wǎng)發(fā)送給電子星模擬器,電子星模擬器將生成的電子星圖通過(guò)LVDS傳輸給星敏感器,通過(guò)地面實(shí)時(shí)仿真驗(yàn)證系統(tǒng)驗(yàn)證,電子星模的輸出與目標(biāo)值誤差小于0.07%,閉環(huán)測(cè)試中星敏采集到準(zhǔn)確的星圖,顯示了電子星模擬器的可行性,在衛(wèi)星姿軌控地面半物理仿真試驗(yàn)中具有良好的推廣性。

摘要： 為了提高數(shù)據(jù)采集的速度與工作效率,在考慮到靈活性和通用性的情況下,設(shè)計(jì)了一種基于ADC+FPGA解決方案的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)利用Kintex-7系列芯片作為核心芯片,控制高速模數(shù)轉(zhuǎn)換器AD9467,采集的數(shù)據(jù)通過(guò)PCIe總線傳輸至上位機(jī)。文中對(duì)數(shù)據(jù)采集系統(tǒng)的方案設(shè)計(jì)進(jìn)行了闡述,對(duì)數(shù)據(jù)采集系統(tǒng)進(jìn)行了測(cè)試,并與芯片手冊(cè)進(jìn)行比對(duì),結(jié)果顯示該系統(tǒng)可以達(dá)到數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)要求。

摘要： MOS電阻陣列是構(gòu)成紅外成像目標(biāo)仿真系統(tǒng)的關(guān)鍵核心設(shè)備,其投射出的紅外圖像的質(zhì)量將直接影響紅外成像制導(dǎo)半實(shí)物仿真試驗(yàn)的逼真度和可信度。針對(duì)新一代國(guó)產(chǎn)512×512元MOS電阻陣列工作方式的改變、像元規(guī)模與圖像數(shù)據(jù)傳輸量的倍增對(duì)驅(qū)動(dòng)控制系統(tǒng)提出的更高要求,研究了與其配套的驅(qū)動(dòng)控制方案。研究基于光纖數(shù)據(jù)傳輸、PCI-E高速總線、FPGA解決了高數(shù)據(jù)吞吐率、高精度時(shí)序信號(hào)生成問(wèn)題,并設(shè)計(jì)了一種多路模擬信號(hào)高速建立的方法。經(jīng)仿真驗(yàn)證表明,該驅(qū)動(dòng)方案可滿足512×512 MOS電阻陣列快照模式下圖像刷新率達(dá)到200 Hz,單個(gè)像元灰度等級(jí)為16 bit,為電阻陣列的實(shí)際工程應(yīng)用提供了參考。

摘要： 針對(duì)傳統(tǒng)的應(yīng)用于機(jī)掃雷達(dá)的基于PCIE總線的DMA傳輸方法,無(wú)法滿足多功能相控陣?yán)走_(dá)的數(shù)據(jù)傳輸要求的問(wèn)題,設(shè)計(jì)一種多通道DMA傳輸系統(tǒng),新系統(tǒng)由數(shù)據(jù)源端發(fā)起并控制DMA包傳輸過(guò)程,支持變長(zhǎng)度DMA包傳輸從而實(shí)現(xiàn)雷達(dá)幀數(shù)據(jù)與DMA包的對(duì)應(yīng),通過(guò)對(duì)傳輸?shù)刂返姆纸M和偏移實(shí)現(xiàn)多虛擬DMA通道,該系統(tǒng)采用了國(guó)產(chǎn)FPGA芯片與國(guó)產(chǎn)CPU芯片實(shí)現(xiàn),測(cè)試數(shù)據(jù)表明新系統(tǒng)穩(wěn)定可靠,滿足多功能相控陣?yán)走_(dá)同時(shí)多任務(wù)的數(shù)據(jù)傳輸需求。

摘要： 本文針對(duì)SPIFlash內(nèi)FPGA程序更新的問(wèn)題,設(shè)計(jì)了一種不需要拆機(jī),不需要增加額外硬件電路,上位機(jī)CPU模塊通過(guò)PCIe總線即可實(shí)現(xiàn)SPIFlash內(nèi)FPGA程序的在線更新方法.本方法通過(guò)設(shè)置FPGA程序的生成方式,生成一個(gè)固定版本和一個(gè)升級(jí)版本,并將兩個(gè)版本程序合并成一個(gè)燒錄文件燒錄到FLASH中,在線更新僅對(duì)SPIFlash中的升級(jí)版本進(jìn)行更新,FPGA上電配置時(shí)默認(rèn)從升級(jí)版本加載程序,若升級(jí)版本更新失敗或數(shù)據(jù)有誤,FPGA的配置機(jī)制會(huì)自動(dòng)加載固定版本的程序,不影響設(shè)備正常工作,并且通過(guò)設(shè)計(jì)在線更新界面,可實(shí)現(xiàn)在線一鍵更新FLASH內(nèi)的FPGA程序,操作簡(jiǎn)單,高效快捷.

摘要： 隨著高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)(PCIe)技術(shù)的成熟和應(yīng)用場(chǎng)合的增多,傳統(tǒng)的“點(diǎn)對(duì)點(diǎn)”傳輸已不能滿足不同設(shè)備之間高速數(shù)據(jù)傳輸?shù)男枨?因此有必要對(duì)PCIe數(shù)據(jù)交換技術(shù)進(jìn)行研究.為了更加方便且高效地進(jìn)行PCIe總線高速數(shù)據(jù)傳輸,也為了能將PCIe設(shè)備進(jìn)行拓展,設(shè)計(jì)了一種以國(guó)產(chǎn)CPU為核心的PCIe交換電路,詳細(xì)介紹了硬件設(shè)計(jì)方案及測(cè)試方法.在PCB板卡能正常工作的情況下逐漸增加ping包的量級(jí)(最高1 15200),穩(wěn)定運(yùn)行至少30 min后傳輸時(shí)間及丟包率小于10 ms和5×10-4,驗(yàn)證了設(shè)計(jì)的可行性與可靠性.

摘要： 基于虛擬儀器的思想,提出了一種基于FPGA和國(guó)產(chǎn)ADC芯片的虛擬示波器的硬件結(jié)構(gòu)設(shè)計(jì)和實(shí)現(xiàn)方案.該方案是基于Xilinx Kintex7系列FPGA的高速數(shù)據(jù)采集、存儲(chǔ)、處理與轉(zhuǎn)發(fā)的PCI Express3.08×總線接口的硬件結(jié)構(gòu),最大支持4 GS/s的采樣,4 GB DDR3存儲(chǔ).該結(jié)構(gòu)能夠?qū)崿F(xiàn)2路數(shù)據(jù)采集,每路模擬帶寬為3 GHz,2路使用時(shí)每路最快2 GS/s采樣,1路使用時(shí)最快4 GS/s采樣.可以直接插在計(jì)算機(jī)內(nèi)的PCI Express插槽中,構(gòu)成實(shí)驗(yàn)室、產(chǎn)品檢測(cè)質(zhì)量中心以及在雷達(dá)信號(hào)處理、天氣預(yù)報(bào)和地震預(yù)報(bào)等其他領(lǐng)域的數(shù)據(jù)采集、信號(hào)分析和處理系統(tǒng),同時(shí)也可構(gòu)成工業(yè)生產(chǎn)過(guò)程中檢測(cè)觀察信號(hào)變化趨勢(shì)和狀態(tài)的監(jiān)控系統(tǒng).

摘要： 隨著嵌入式視頻處理技術(shù)的飛速發(fā)展,系統(tǒng)處理的數(shù)據(jù)量亦急劇增加,設(shè)備間數(shù)據(jù)傳輸已經(jīng)成為制約嵌入式系統(tǒng)發(fā)展的關(guān)鍵因素之一.當(dāng)前PCIe總線被廣泛應(yīng)用于設(shè)備之間的連接,為提高PCIe高速總線的帶寬利用率和實(shí)現(xiàn)多路視頻數(shù)據(jù)的實(shí)時(shí)傳輸,本文設(shè)計(jì)了一種高效的PCIe驅(qū)動(dòng),一方面為滿足多路傳輸?shù)母邘捫枨?對(duì)中斷處理和DMA傳輸模塊進(jìn)行了適應(yīng)性優(yōu)化設(shè)計(jì),提高了PCIe總線的傳輸效率;另一方面采用了預(yù)分配緩沖技術(shù)來(lái)進(jìn)一步提高PCIe驅(qū)動(dòng)的穩(wěn)定性與性能.經(jīng)過(guò)實(shí)驗(yàn)表明,本文提出的高通量驅(qū)動(dòng)的數(shù)據(jù)傳輸帶寬可高達(dá)386MB/s,其帶寬利用率約為77.2％,且能夠滿足系統(tǒng)中多路數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性需求.

摘要： 隨著嵌入式視頻處理技術(shù)的飛速發(fā)展,系統(tǒng)處理的數(shù)據(jù)量亦急劇增加,設(shè)備間數(shù)據(jù)傳輸已經(jīng)成為制約嵌入式系統(tǒng)發(fā)展的關(guān)鍵因素之一.當(dāng)前PCIe總線被廣泛應(yīng)用于設(shè)備之間的連接,為提高PCIe高速總線的帶寬利用率和實(shí)現(xiàn)多路視頻數(shù)據(jù)的實(shí)時(shí)傳輸,本文設(shè)計(jì)了一種高效的PCIe驅(qū)動(dòng),一方面為滿足多路傳輸?shù)母邘捫枨?對(duì)中斷處理和DMA傳輸模塊進(jìn)行了適應(yīng)性優(yōu)化設(shè)計(jì),提高了PCIe總線的傳輸效率;另一方面采用了預(yù)分配緩沖技術(shù)來(lái)進(jìn)一步提高PCIe驅(qū)動(dòng)的穩(wěn)定性與性能.經(jīng)過(guò)實(shí)驗(yàn)表明,本文提出的高通量驅(qū)動(dòng)的數(shù)據(jù)傳輸帶寬可高達(dá)386MB/s,其帶寬利用率約為77.2％,且能夠滿足系統(tǒng)中多路數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性需求.

摘要： 隨著嵌入式視頻處理技術(shù)的飛速發(fā)展,系統(tǒng)處理的數(shù)據(jù)量亦急劇增加,設(shè)備間數(shù)據(jù)傳輸已經(jīng)成為制約嵌入式系統(tǒng)發(fā)展的關(guān)鍵因素之一.當(dāng)前PCIe總線被廣泛應(yīng)用于設(shè)備之間的連接,為提高PCIe高速總線的帶寬利用率和實(shí)現(xiàn)多路視頻數(shù)據(jù)的實(shí)時(shí)傳輸,本文設(shè)計(jì)了一種高效的PCIe驅(qū)動(dòng),一方面為滿足多路傳輸?shù)母邘捫枨?對(duì)中斷處理和DMA傳輸模塊進(jìn)行了適應(yīng)性優(yōu)化設(shè)計(jì),提高了PCIe總線的傳輸效率;另一方面采用了預(yù)分配緩沖技術(shù)來(lái)進(jìn)一步提高PCIe驅(qū)動(dòng)的穩(wěn)定性與性能.經(jīng)過(guò)實(shí)驗(yàn)表明,本文提出的高通量驅(qū)動(dòng)的數(shù)據(jù)傳輸帶寬可高達(dá)386MB/s,其帶寬利用率約為77.2％,且能夠滿足系統(tǒng)中多路數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性需求.

摘要： 隨著嵌入式視頻處理技術(shù)的飛速發(fā)展,系統(tǒng)處理的數(shù)據(jù)量亦急劇增加,設(shè)備間數(shù)據(jù)傳輸已經(jīng)成為制約嵌入式系統(tǒng)發(fā)展的關(guān)鍵因素之一.當(dāng)前PCIe總線被廣泛應(yīng)用于設(shè)備之間的連接,為提高PCIe高速總線的帶寬利用率和實(shí)現(xiàn)多路視頻數(shù)據(jù)的實(shí)時(shí)傳輸,本文設(shè)計(jì)了一種高效的PCIe驅(qū)動(dòng),一方面為滿足多路傳輸?shù)母邘捫枨?對(duì)中斷處理和DMA傳輸模塊進(jìn)行了適應(yīng)性優(yōu)化設(shè)計(jì),提高了PCIe總線的傳輸效率;另一方面采用了預(yù)分配緩沖技術(shù)來(lái)進(jìn)一步提高PCIe驅(qū)動(dòng)的穩(wěn)定性與性能.經(jīng)過(guò)實(shí)驗(yàn)表明,本文提出的高通量驅(qū)動(dòng)的數(shù)據(jù)傳輸帶寬可高達(dá)386MB/s,其帶寬利用率約為77.2％,且能夠滿足系統(tǒng)中多路數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性需求.

摘要： 隨著嵌入式視頻處理技術(shù)的飛速發(fā)展,系統(tǒng)處理的數(shù)據(jù)量亦急劇增加,設(shè)備間數(shù)據(jù)傳輸已經(jīng)成為制約嵌入式系統(tǒng)發(fā)展的關(guān)鍵因素之一.當(dāng)前PCIe總線被廣泛應(yīng)用于設(shè)備之間的連接,為提高PCIe高速總線的帶寬利用率和實(shí)現(xiàn)多路視頻數(shù)據(jù)的實(shí)時(shí)傳輸,本文設(shè)計(jì)了一種高效的PCIe驅(qū)動(dòng),一方面為滿足多路傳輸?shù)母邘捫枨?對(duì)中斷處理和DMA傳輸模塊進(jìn)行了適應(yīng)性優(yōu)化設(shè)計(jì),提高了PCIe總線的傳輸效率;另一方面采用了預(yù)分配緩沖技術(shù)來(lái)進(jìn)一步提高PCIe驅(qū)動(dòng)的穩(wěn)定性與性能.經(jīng)過(guò)實(shí)驗(yàn)表明,本文提出的高通量驅(qū)動(dòng)的數(shù)據(jù)傳輸帶寬可高達(dá)386MB/s,其帶寬利用率約為77.2％,且能夠滿足系統(tǒng)中多路數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性需求.

摘要： 為使用PCIE總線傳輸采集得到的數(shù)據(jù),采用DMA的方式來(lái)控制PCIE IP核實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)墓δ?PCIE總線具備較高的數(shù)據(jù)傳輸速率,應(yīng)用到采集系統(tǒng)中,對(duì)提高系統(tǒng)的性能具有重要的意義.

摘要： 為使用PCIE總線傳輸采集得到的數(shù)據(jù),采用DMA的方式來(lái)控制PCIE IP核實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)墓δ?PCIE總線具備較高的數(shù)據(jù)傳輸速率,應(yīng)用到采集系統(tǒng)中,對(duì)提高系統(tǒng)的性能具有重要的意義.

摘要： 為使用PCIE總線傳輸采集得到的數(shù)據(jù),采用DMA的方式來(lái)控制PCIE IP核實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)墓δ?PCIE總線具備較高的數(shù)據(jù)傳輸速率,應(yīng)用到采集系統(tǒng)中,對(duì)提高系統(tǒng)的性能具有重要的意義.

摘要： 為使用PCIE總線傳輸采集得到的數(shù)據(jù),采用DMA的方式來(lái)控制PCIE IP核實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)墓δ?PCIE總線具備較高的數(shù)據(jù)傳輸速率,應(yīng)用到采集系統(tǒng)中,對(duì)提高系統(tǒng)的性能具有重要的意義.

摘要： 本文基于的Altera PCIE IP核的是FPGA以實(shí)現(xiàn)高速、高進(jìn)度、可靠的數(shù)據(jù)傳輸。在PCIE數(shù)據(jù)讀寫(xiě)測(cè)試中，一次數(shù)據(jù)數(shù)據(jù)讀寫(xiě)為64bit，在100MHZ時(shí)鐘下通過(guò)PCIE進(jìn)行DMA讀寫(xiě)速度均為500mb/s以上，傳輸速度遠(yuǎn)遠(yuǎn)高于其他總線技術(shù)的傳輸速率。本設(shè)計(jì)采用模塊化設(shè)計(jì)，程序的復(fù)用性比較強(qiáng)，數(shù)據(jù)傳輸系統(tǒng)的傳輸速率滿足設(shè)計(jì)要求。相信PCIE總線技術(shù)在將來(lái)可以得到更加充分的應(yīng)用。

摘要： 本發(fā)明提供了一種最新周邊元件擴(kuò)展接口PCIe設(shè)備和PCIe總線的管理方法及裝置，其中該方法包括：執(zhí)行對(duì)最新周邊元件擴(kuò)展接口PCIe設(shè)備樹(shù)的枚舉掃描操作，并依據(jù)PCIe設(shè)備在PCIe總線中的位置生成與掃描到的PCEe設(shè)備對(duì)應(yīng)的結(jié)構(gòu)體；將結(jié)構(gòu)體添加到PCIe設(shè)備的鏈表中；依據(jù)鏈表與指定文件系統(tǒng)導(dǎo)出的PCIe設(shè)備控制文件對(duì)PCIe設(shè)備和PCIe總線進(jìn)行動(dòng)態(tài)枚舉掃描的管理，其中，控制文件用于指示PCIe設(shè)備資源信息。通過(guò)本發(fā)明，解決了相關(guān)技術(shù)中PCIe的初始化掃描都是靜態(tài)的問(wèn)題，達(dá)到了提高系統(tǒng)調(diào)試效率的效果。

摘要： 本發(fā)明提供了一種基于高速外設(shè)組件互連標(biāo)準(zhǔn)(PCIE)交換總線的通信方法，該方法應(yīng)用于由N個(gè)PCIE終端組成的PCIE交換系統(tǒng)，所述N個(gè)PCIE終端通過(guò)PCIE交換總線實(shí)現(xiàn)相互連接。該通信方法中，在發(fā)送端創(chuàng)建發(fā)送空閑隊(duì)列，該隊(duì)列的讀操作在發(fā)送端本地完成，而寫(xiě)操作由各個(gè)PCIE對(duì)端設(shè)備通過(guò)PCIE交換網(wǎng)絡(luò)寫(xiě)入；接收端創(chuàng)建接收狀態(tài)隊(duì)列，該隊(duì)列的讀操作在接收端本地完成，而寫(xiě)操作由各個(gè)對(duì)端設(shè)備通過(guò)PCIE交換網(wǎng)絡(luò)寫(xiě)入，而報(bào)文的發(fā)送都是寫(xiě)操作。這樣，整個(gè)PCIE交換總線就完全杜絕了PCIE讀操作，最大限度的提高了PCIE的操作效率。本發(fā)明還提供了一種PCIE交換系統(tǒng)。

摘要： 本發(fā)明提供了一種橋接PCIE總線與Raid卡的PCIE帶寬資源拓展方法與裝置，本發(fā)明通過(guò)在主板與內(nèi)置Raid卡之間設(shè)置PCIE Switch轉(zhuǎn)換器，PCIE Switch轉(zhuǎn)換器與主板以及內(nèi)置Raid卡采用垂直連接方式，PCIE Switch轉(zhuǎn)換器上端通過(guò)B2B連接器連接內(nèi)置Raid卡，下端通過(guò)B2B連接器連接主板，側(cè)邊設(shè)置PCIE連接器，以提供PCIE帶寬資源為其他PCIE裝置使用，在不占用更多主板空間與PCIE帶寬信號(hào)條件下，增加PCIE帶寬使用，并可視PCIE帶寬資源充足或不足情況下，選擇需不需要搭配使用這張PCIE switch模塊，實(shí)現(xiàn)彈性搭配與成本節(jié)約。

摘要： 本發(fā)明提供了一種最新周邊元件擴(kuò)展接口PCIe設(shè)備和PCIe總線的管理方法及裝置，其中該方法包括：執(zhí)行對(duì)最新周邊元件擴(kuò)展接口PCIe設(shè)備樹(shù)的枚舉掃描操作，并依據(jù)PCIe設(shè)備在PCIe總線中的位置生成與掃描到的PCEe設(shè)備對(duì)應(yīng)的結(jié)構(gòu)體；將結(jié)構(gòu)體添加到PCIe設(shè)備的鏈表中；依據(jù)鏈表與指定文件系統(tǒng)導(dǎo)出的PCIe設(shè)備控制文件對(duì)PCIe設(shè)備和PCIe總線進(jìn)行動(dòng)態(tài)枚舉掃描的管理，其中，控制文件用于指示PCIe設(shè)備資源信息。通過(guò)本發(fā)明，解決了相關(guān)技術(shù)中PCIe的初始化掃描都是靜態(tài)的問(wèn)題，達(dá)到了提高系統(tǒng)調(diào)試效率的效果。

摘要： 本發(fā)明提供了一種基于高速外設(shè)組件互連標(biāo)準(zhǔn)(PCIE)交換總線的通信方法，該方法應(yīng)用于由N個(gè)PCIE終端組成的PCIE交換系統(tǒng)，所述N個(gè)PCIE終端通過(guò)PCIE交換總線實(shí)現(xiàn)相互連接。該通信方法中，在發(fā)送端創(chuàng)建發(fā)送空閑隊(duì)列，該隊(duì)列的讀操作在發(fā)送端本地完成，而寫(xiě)操作由各個(gè)PCIE對(duì)端設(shè)備通過(guò)PCIE交換網(wǎng)絡(luò)寫(xiě)入；接收端創(chuàng)建接收狀態(tài)隊(duì)列，該隊(duì)列的讀操作在接收端本地完成，而寫(xiě)操作由各個(gè)對(duì)端設(shè)備通過(guò)PCIE交換網(wǎng)絡(luò)寫(xiě)入，而報(bào)文的發(fā)送都是寫(xiě)操作。這樣，整個(gè)PCIE交換總線就完全杜絕了PCIE讀操作，最大限度的提高了PCIE的操作效率。本發(fā)明還提供了一種PCIE交換系統(tǒng)。

摘要： 本發(fā)明涉及PCIE技術(shù)領(lǐng)域，尤其涉及一種PCIE總線系統(tǒng)及EP設(shè)備獲取總線上其它設(shè)備信息的方法。在存儲(chǔ)空間內(nèi)存檔PCIE總線設(shè)備配置信息列表文件，PCIE總線設(shè)備配置信息列表為放置PCIE設(shè)備關(guān)鍵配置信息列表的統(tǒng)稱，RC設(shè)備完成對(duì)EP設(shè)備的配置信息查詢和PCIE地址空間分配等操作后，將EP設(shè)備的關(guān)鍵配置信息填寫(xiě)到PCIE總線設(shè)備配置信息列表文件中，RC設(shè)備在完成所有節(jié)點(diǎn)的PCIE總線設(shè)備配置信息列表文件信息填寫(xiě)及PCIE總線完成初始化設(shè)置并具備訪問(wèn)條件后，RC設(shè)備設(shè)置PCIE總線設(shè)備配置信息列表文件具備訪問(wèn)條件標(biāo)記，EP設(shè)備查詢到PCIE總線設(shè)備配置信息列表文件具備訪問(wèn)條件的標(biāo)記后，讀取存儲(chǔ)空間的PCIE總線設(shè)備配置信息列表文件，實(shí)現(xiàn)任一EP設(shè)備可以主動(dòng)去訪問(wèn)總線上其它設(shè)備信息。

摘要： 本發(fā)明公開(kāi)了一種PCIE總線與AXI總線的橋接系統(tǒng)，包括第一橋接模塊、第二橋接模塊和第三橋接模塊；第一橋接模塊，用于進(jìn)行User寄存器的讀寫(xiě)配置。第二橋接模塊，用于將由AXI總線發(fā)送過(guò)來(lái)的AXI格式的輸入數(shù)據(jù)流轉(zhuǎn)換為PCIE格式傳輸至PCIE總線，完成輸入數(shù)據(jù)流從AXI格式向PCIE格式的轉(zhuǎn)換。第三橋接模塊，將用于將PCIE總線發(fā)送過(guò)來(lái)的PCIE格式的輸出數(shù)據(jù)流轉(zhuǎn)換為AXI格式傳輸至AXI總線，完成輸出數(shù)據(jù)流從PCIE格式向AXI格式的轉(zhuǎn)換。通過(guò)實(shí)施本發(fā)明能夠降低User端的控制復(fù)雜度，并提高數(shù)據(jù)傳輸效率。

摘要： 本發(fā)明提供一種車(chē)載監(jiān)控板PCIE總線轉(zhuǎn)USB總線的方法及裝置，該方法應(yīng)用于基于Linux系統(tǒng)的設(shè)備，該方法包括：調(diào)用PCIE探測(cè)函數(shù)，將PCIE設(shè)備掛載到PCIE總線，并加載所述PCIE設(shè)備的驅(qū)動(dòng)；調(diào)用所述PCIE探測(cè)函數(shù)，枚舉USB探測(cè)函數(shù)，將USB設(shè)備節(jié)點(diǎn)掛載到所述PCIE總線，所述USB探測(cè)函數(shù)掛接于所述PCIE總線；調(diào)用USB總線注冊(cè)函數(shù)，在USB總線上注冊(cè)掛載到所述PCIE總線下的所述USB設(shè)備節(jié)點(diǎn)，連接所述PCIE總線和所述USB總線。該方法通過(guò)調(diào)用PCIE探測(cè)函數(shù)，拓展車(chē)載板卡PCIE總線的功能，使USB總線上的設(shè)備掛載到PCIE總線下，有效提升數(shù)據(jù)傳輸速度和板卡程序燒寫(xiě)速度。

摘要： 本實(shí)用新型涉及一種基于PCIE Switch的PCIE總線轉(zhuǎn)換系統(tǒng)，包括主板、轉(zhuǎn)接卡、第一NIC以及第二NIC，所述轉(zhuǎn)接卡上設(shè)有PCIEx16插槽、PCIE Switch芯片、第一PCIEx8插槽和第二PCIEx8插槽，所述主板具有PCIEx16金手指，所述PCIEx16金手指連接PCIEx16插槽，所述PCIE Switch芯片分別連接PCIEx16插槽、第一PCIEx8插槽和第二PCIEx8插槽，所述第一NIC通過(guò)第一PCIEx8金手指連接第一PCIEx8插槽，所述第二NIC通過(guò)第二PCIEx8金手指連接第二PCIEx8插槽，所述第一NIC和所述第二NIC分別具有多個(gè)網(wǎng)口；藉此，其完成上行和下行數(shù)據(jù)的聚合與扇出，實(shí)現(xiàn)擴(kuò)展用PCIE總線的功能，極大提高主板的兼容性，使得性能得到較大程度的發(fā)揮。

摘要： 一種CAN總線與PCIE總線接口轉(zhuǎn)換裝置是由PCI?E控制電路、IIC控制電路、CAN控制電路連接構(gòu)成；其中，PCI?E控制電路的輸出端接IIC控制電路的輸入端；PCI?E控制電路的輸出端接CAN控制電路的輸入端。一種CAN總線與PCIE總線接口轉(zhuǎn)換裝置具有電路簡(jiǎn)單、成本低、以及純硬件電路實(shí)現(xiàn)的優(yōu)點(diǎn)，可應(yīng)用到CAN通信，以及PCI Express總線擴(kuò)展的領(lǐng)域。