技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及集成電路設(shè)計(jì)，尤其涉及一種用于系統(tǒng)級(jí)芯片SOC的低頻高精度振蕩器及系統(tǒng)級(jí)芯片SOC。

背景技術(shù)

隨著目前集成電路工藝制程及封裝技術(shù)的發(fā)展，新一代智能化產(chǎn)品對(duì)微控制單元(MCU)、微處理器(MPU)等芯片在功耗及封裝尺寸提出了更高的要求。隨著封裝尺寸越來越小，整體應(yīng)用方案的高度集成化和低功耗設(shè)計(jì)成了未來集成電路發(fā)展的方向。

目前MCU、MPU等芯片外圍電路普遍包含電阻、電容、晶體振蕩器、發(fā)光二極管(LED)等主被動(dòng)器件。其中，電阻、電容、LED片內(nèi)集成，或者小封裝型號(hào)較多，成本上浮壓力不大。相比之下，晶體振蕩器小封裝較難，品牌選擇很少，價(jià)格昂貴。

在MCU、MPU芯片產(chǎn)品中普遍采用高低頻雙晶振設(shè)計(jì)，其中高頻晶振大約在8～30MHz之間，直接或者通過鎖相環(huán)(PLL)倍頻間接提供給MCU、MPU處理器以及總線、外設(shè)等設(shè)備使用。低頻晶振通常為32.768KHz，主要用于節(jié)能模式下的維持處理器功能的時(shí)鐘輸入來源。在睡眠模式下，低頻時(shí)鐘有時(shí)也會(huì)提供給RTC(Real-Time Clock)電路使用，用以喚醒處理器。因此在傳統(tǒng)應(yīng)用模式下，高低頻兩個(gè)晶振都是必不可少，且系統(tǒng)應(yīng)用對(duì)時(shí)鐘精度都有一定的要求。

圖1是現(xiàn)有的帶有雙晶振的系統(tǒng)級(jí)芯片SOC 100的結(jié)構(gòu)示意圖。如圖1所示，傳統(tǒng)的MCU/MPU 130都需要時(shí)鐘控制器120來控制兩路晶振的輸入，并根據(jù)不同場(chǎng)景切換不同的時(shí)鐘工作模式。例如，在性能模式下，PLL 110被開啟，MCU/MPU 130核工作于高頻模式下以提高算力；在低頻模式下，PLL 110被關(guān)閉，MCU/MPU 130直接工作于高頻晶振輸出的時(shí)鐘頻率上；在節(jié)能模式下，高頻晶振及PLL 110被關(guān)閉，MCU/MPU130直接工作于低頻晶振輸出的時(shí)鐘頻率上，芯片只保持基本對(duì)外圍硬件的應(yīng)答；在睡眠模式下，MCU/MPU 120時(shí)鐘為零，只有低頻晶振和實(shí)時(shí)時(shí)鐘(RTC)140工作，做定時(shí)喚醒操作(RTC喚醒)。

傳統(tǒng)的MCU、MPU芯片普遍采用以上四種方法，或者其中的兩三種來實(shí)現(xiàn)電源管理。其中，必然至少包含性能模式和睡眠模式。

在現(xiàn)有技術(shù)中，如需實(shí)現(xiàn)睡眠功能，普遍會(huì)用到RTC喚醒功能，而RTC喚醒需要用到低頻時(shí)鐘源并且時(shí)鐘源需要保持一定的精度。因此，雖然利用率不高，但整體方案里必須保留32.768KHz低頻晶振。

隨著整芯片集成度和功耗要求提高，外設(shè)占用PCB面積的矛盾顯得愈發(fā)突出。由于32.768KHz的晶振頻率很低，因此必須配置兩個(gè)起振和一個(gè)反饋電阻，同時(shí)元件周邊還需要PCB做包地保護(hù)，有時(shí)晶振系統(tǒng)占用的面積會(huì)超過芯片本身。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例的目的在于，提供一種用于系統(tǒng)級(jí)芯片的低頻高精度振蕩器，以提高系統(tǒng)級(jí)芯片的集成度，有效地降低系統(tǒng)級(jí)芯片的成本。

根據(jù)本發(fā)明的一個(gè)方面，提供一種用于系統(tǒng)級(jí)芯片SOC的低頻高精度振蕩器，包括：高頻晶體振蕩器片內(nèi)可使能模塊、可調(diào)節(jié)低頻環(huán)形振蕩器和時(shí)鐘頻率校準(zhǔn)器。其中，所述高頻晶體振蕩器片內(nèi)可使能模塊與所述時(shí)鐘頻率校準(zhǔn)器連接，用于將外掛的高頻晶體振蕩器產(chǎn)生的高頻時(shí)鐘信號(hào)CLK_H送入片內(nèi)；所述可調(diào)節(jié)低頻環(huán)形振蕩器與所述時(shí)鐘頻率校準(zhǔn)器連接，用于產(chǎn)生低頻時(shí)鐘信號(hào)CLK_L，用于接收來自所述時(shí)鐘頻率校準(zhǔn)器的時(shí)鐘調(diào)節(jié)信號(hào)ADJ，并且根據(jù)所述時(shí)鐘調(diào)節(jié)信號(hào)ADJ調(diào)整其自身的時(shí)鐘輸出頻率。所述時(shí)鐘頻率校準(zhǔn)器包括：時(shí)鐘采樣器，用于根據(jù)所述高頻時(shí)鐘信號(hào)CLK_H對(duì)所述低頻時(shí)鐘信號(hào)CLK_L進(jìn)行采樣，并且將采樣值發(fā)送給所述時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)；時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)，用于根據(jù)所述時(shí)鐘采樣器獲得的采樣值確定所述可調(diào)節(jié)低頻環(huán)形振蕩器產(chǎn)生的低頻時(shí)鐘信號(hào)CLK_L的偏移數(shù)據(jù)，根據(jù)所述偏移數(shù)據(jù)產(chǎn)生所述時(shí)鐘調(diào)節(jié)信號(hào)ADJ，并且將所述時(shí)鐘調(diào)節(jié)信號(hào)ADJ發(fā)送給所述可調(diào)節(jié)低頻環(huán)形振蕩器，以對(duì)所述可調(diào)節(jié)低頻環(huán)形振蕩器進(jìn)行時(shí)鐘校準(zhǔn)。

可選地，所述高頻晶體振蕩器片內(nèi)可使能模塊帶有使能EN端，并且還用于通過所述使能EN端接收所述時(shí)鐘頻率校準(zhǔn)器的啟用信號(hào)或禁用信號(hào)，啟用或禁用所述高頻晶體振蕩器片內(nèi)可使能模塊和外掛的高頻晶體振蕩器。

可選地，所述時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)還用于，當(dāng)進(jìn)入性能模式或正常工作模式時(shí)，向所述高頻晶體振蕩器片內(nèi)可使能模塊的使能EN端發(fā)送啟用信號(hào)，以啟動(dòng)所述高頻晶體振蕩器片內(nèi)可使能模塊和外掛的高頻晶體振蕩器工作；當(dāng)進(jìn)入睡眠模式時(shí)，向所述高頻晶體振蕩器片內(nèi)可使能模塊的使能EN端發(fā)送禁用信號(hào)，以禁用所述高頻晶體振蕩器片內(nèi)可使能模塊和外掛的高頻晶體振蕩器，降低功耗；在睡眠模式下，間歇性地向所述高頻晶體振蕩器片內(nèi)可使能模塊的使能EN端發(fā)送啟用信號(hào)，啟動(dòng)所述高頻晶體振蕩器片內(nèi)可使能模塊和外掛的高頻晶體振蕩器工作，以對(duì)所述可調(diào)節(jié)低頻環(huán)形振蕩器進(jìn)行時(shí)鐘校準(zhǔn)。

可選地，所述采樣值包括所述低頻時(shí)鐘信號(hào)CLK_L的一個(gè)或多個(gè)信號(hào)周期內(nèi)包含的高頻時(shí)鐘信號(hào)CLK_H的信號(hào)周期的計(jì)數(shù)值，所述信號(hào)周期為時(shí)鐘信號(hào)中相鄰的上升沿或下降沿之間的時(shí)長。

可選地，所述偏移數(shù)據(jù)包括所述低頻時(shí)鐘信號(hào)CLK_L相對(duì)于所述高頻時(shí)鐘信號(hào)CLK_H的偏移方向和偏移量。

可選地，所述時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)用于使用查表法、逐次逼近法或過補(bǔ)償法根據(jù)所述偏移數(shù)據(jù)產(chǎn)生所述時(shí)鐘調(diào)節(jié)信號(hào)ADJ。

可選地，所述可調(diào)節(jié)低頻環(huán)形振蕩器為芯片內(nèi)置模擬電路，其中心時(shí)鐘頻率為32.768KHz；所述外掛的高頻晶體振蕩器的時(shí)鐘頻率為8～30MHz。

可選地，所述可調(diào)節(jié)低頻環(huán)形振蕩器的調(diào)節(jié)檔位被設(shè)置為至少±32位。

根據(jù)本發(fā)明的另一個(gè)方面，提供一種包括前述任一低頻高精度振蕩器的系統(tǒng)級(jí)芯片SOC。

可選地，與外掛的高頻晶體振蕩器連接的鎖相環(huán)PLL，與所述鎖相環(huán)PLL連接的時(shí)鐘控制器；其中，所述低頻高精度振蕩器中的高頻晶體振蕩器片內(nèi)可使能模塊與所述時(shí)鐘控制器連接，并且接收經(jīng)過所述時(shí)鐘控制器處理的所述高頻晶體振蕩器的信號(hào)。

根據(jù)本發(fā)明實(shí)施例的低頻高精度振蕩器以及系統(tǒng)級(jí)芯片SOC，通過在芯片內(nèi)設(shè)置的可調(diào)節(jié)低頻環(huán)形振蕩器來產(chǎn)生低頻時(shí)鐘信號(hào)CLK_L，并且通過包括時(shí)鐘采樣器和時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)的時(shí)鐘頻率校準(zhǔn)器對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器的輸出頻率進(jìn)行校準(zhǔn)，提高低頻時(shí)鐘的準(zhǔn)確性。由此，使目前系統(tǒng)級(jí)芯片普遍采用的高低頻雙晶振方案在性能保持基本不變的情況下，減少為單晶振的解決方案，提高了系統(tǒng)的集成度，顯著降低整系統(tǒng)方案成本，并且提高產(chǎn)品競爭力。

此外，能夠支持在性能模式(或正常工作模式)和睡眠模式下，對(duì)低頻時(shí)鐘信號(hào)進(jìn)行校準(zhǔn)，以簡單、小型化的結(jié)構(gòu)，確保低頻時(shí)鐘的精度。

附圖說明

圖1是現(xiàn)有的帶有雙晶振的系統(tǒng)級(jí)芯片SOC 100的結(jié)構(gòu)示意圖；

圖2是根據(jù)本發(fā)明實(shí)施例的用于系統(tǒng)級(jí)芯片的低頻高精度振蕩器200的結(jié)構(gòu)示意圖；

圖3是根據(jù)本發(fā)明實(shí)施例的低頻高精度振蕩器200中的可調(diào)節(jié)低頻環(huán)形振蕩器220的信號(hào)轉(zhuǎn)換示意圖；

圖4是根據(jù)本發(fā)明實(shí)施例的低頻高精度振蕩器200中的時(shí)鐘頻率校準(zhǔn)器230的結(jié)構(gòu)及信號(hào)轉(zhuǎn)換示意圖；

圖5是根據(jù)本發(fā)明實(shí)施例的系統(tǒng)級(jí)芯片SOC 500的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖(若干附圖中相同的標(biāo)號(hào)表示相同的元素)和實(shí)施例，對(duì)本發(fā)明實(shí)施例的具體實(shí)施方式作進(jìn)一步詳細(xì)說明。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。

圖2是根據(jù)本發(fā)明實(shí)施例的用于系統(tǒng)級(jí)芯片(SOC)的低頻高精度振蕩器200的結(jié)構(gòu)示意圖。

參照?qǐng)D2，根據(jù)本發(fā)明實(shí)施例的用于系統(tǒng)級(jí)芯片的低頻高精度振蕩器200包括：高頻晶體振蕩器片內(nèi)可使能模塊210、可調(diào)節(jié)低頻環(huán)形振蕩器220和時(shí)鐘頻率校準(zhǔn)器230。其中，高頻晶體振蕩器片內(nèi)可使能模塊210和可調(diào)節(jié)低頻環(huán)形振蕩器220均與時(shí)鐘頻率校準(zhǔn)器230連接。

通常，系統(tǒng)級(jí)芯片內(nèi)均設(shè)置與外掛的高頻晶體振蕩器配合使用的振蕩器，該振蕩器是模擬器件，在此稱為高頻晶體振蕩器片內(nèi)可使能模塊210。外掛的高頻晶體振蕩器產(chǎn)生芯片的基礎(chǔ)時(shí)鐘信號(hào)，高頻晶體振蕩器片內(nèi)可使能模塊210用于將外掛的高頻晶體振蕩器產(chǎn)生的高頻時(shí)鐘信號(hào)CLK_H送入片內(nèi)，高頻時(shí)鐘信號(hào)CLK_H發(fā)送給時(shí)鐘頻率校準(zhǔn)器230。

根據(jù)本發(fā)明實(shí)施例的低頻高精度振蕩器200使用可調(diào)節(jié)低頻環(huán)形振蕩器220來替代外掛的低頻晶體振蕩器，該可調(diào)節(jié)低頻環(huán)形振蕩器220為芯片內(nèi)置模擬電路。眾所周知，由三個(gè)或更多奇數(shù)個(gè)非門輸出端和輸入端首尾相接而構(gòu)成的環(huán)形振蕩器，結(jié)構(gòu)簡單，且無需配備例如起振、反饋電阻等其他元器件，因此可設(shè)置在芯片內(nèi)。在此基礎(chǔ)上，通過調(diào)節(jié)信號(hào)來調(diào)整/校準(zhǔn)其輸出頻率，以提高其時(shí)鐘精度。

具體地，根據(jù)本發(fā)明示例性實(shí)施例，可調(diào)節(jié)低頻環(huán)形振蕩器220用于產(chǎn)生低頻時(shí)鐘信號(hào)CLK_L，將產(chǎn)生的低頻時(shí)鐘信號(hào)CLK_L發(fā)送給時(shí)鐘頻率校準(zhǔn)器230。可調(diào)節(jié)低頻環(huán)形振蕩器220還用于接收來自時(shí)鐘頻率校準(zhǔn)器230的時(shí)鐘調(diào)節(jié)信號(hào)ADJ(見下文)，并且根據(jù)時(shí)鐘調(diào)節(jié)信號(hào)ADJ調(diào)整其自身的時(shí)鐘輸出頻率CLK_OUT，如圖3所示。

時(shí)鐘頻率校準(zhǔn)器230至少用于根據(jù)所述高頻時(shí)鐘信號(hào)CLK_H對(duì)所述低頻時(shí)鐘信號(hào)CLK_L進(jìn)行采樣，根據(jù)采樣獲得的采樣值產(chǎn)生所述時(shí)鐘調(diào)節(jié)信號(hào)ADJ，并且通過該時(shí)鐘調(diào)節(jié)信號(hào)ADJ對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220進(jìn)行時(shí)鐘校準(zhǔn)。

具體地，如圖4所示，時(shí)鐘頻率校準(zhǔn)器230包括：時(shí)鐘采樣器231和時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232。

時(shí)鐘采樣器231用于根據(jù)高頻時(shí)鐘信號(hào)CLK_H對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220產(chǎn)生的低頻時(shí)鐘信號(hào)CLK_L進(jìn)行采樣，并且將采樣值發(fā)送給時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232。

根據(jù)本發(fā)明的示例性實(shí)施例，時(shí)鐘采樣器231在采樣處理中，可針對(duì)低頻時(shí)鐘信號(hào)CLK_L的時(shí)鐘信號(hào)中相鄰的兩個(gè)上升沿(或下降沿)之間的時(shí)長內(nèi)包含的高頻時(shí)鐘信號(hào)CLK_H的上升沿(或下降沿)的個(gè)數(shù)進(jìn)行計(jì)數(shù)，將該計(jì)數(shù)值作為采樣值。在此，可將時(shí)鐘信號(hào)中相鄰的上升沿或下降沿之間的時(shí)長定義為一個(gè)信號(hào)周期?？蛇x地，時(shí)鐘采樣器231也可針對(duì)低頻時(shí)鐘信號(hào)CLK_L的多個(gè)信號(hào)周期內(nèi)包含的高頻時(shí)鐘信號(hào)CLK_H的信號(hào)周期的個(gè)數(shù)進(jìn)行計(jì)數(shù)，將多個(gè)信號(hào)周期的計(jì)數(shù)值作為采樣值。因此，時(shí)鐘采樣器231采樣獲得的采樣值包括低頻時(shí)鐘信號(hào)CLK_L的一個(gè)或多個(gè)信號(hào)周期內(nèi)包含的高頻時(shí)鐘信號(hào)CLK_H的信號(hào)周期的計(jì)數(shù)值，所述信號(hào)周期為時(shí)鐘信號(hào)中相鄰的上升沿或下降沿之間的時(shí)長。

需要指出，時(shí)鐘采樣器231對(duì)低頻時(shí)鐘信號(hào)CLK_L進(jìn)行采樣獲得的采樣值不限于前述計(jì)數(shù)值。如果高頻時(shí)鐘信號(hào)CLK_H的頻率足夠高，或者系統(tǒng)對(duì)于調(diào)節(jié)響應(yīng)速度要求比較高、又或者系統(tǒng)對(duì)于調(diào)節(jié)后時(shí)鐘精度要求沒有那么高，那么也可以針對(duì)半個(gè)信號(hào)周期進(jìn)行采樣，即記錄相鄰低頻時(shí)鐘信號(hào)CLK_L相鄰的上升沿和下降沿之間的時(shí)長。

采樣結(jié)束后，時(shí)鐘采樣器231將采樣值發(fā)送給時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232。

時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232用于根據(jù)時(shí)鐘采樣器231采樣獲得的采樣值確定可調(diào)節(jié)低頻環(huán)形振蕩器220產(chǎn)生的低頻時(shí)鐘信號(hào)CLK_L的偏移數(shù)據(jù)。其中，時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232確定的偏移數(shù)據(jù)可包括所述低頻時(shí)鐘信號(hào)CLK_L相對(duì)于高頻時(shí)鐘信號(hào)CLK_H的偏移方向(正或負(fù))和偏移量(個(gè)數(shù)差)。

時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232還用于根據(jù)偏移數(shù)據(jù)產(chǎn)生時(shí)鐘調(diào)節(jié)信號(hào)ADJ，并且將該時(shí)鐘調(diào)節(jié)信號(hào)ADJ發(fā)送給可調(diào)節(jié)低頻環(huán)形振蕩器220，以對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220的時(shí)鐘輸出頻率進(jìn)行校準(zhǔn)。通常，時(shí)鐘調(diào)節(jié)信號(hào)ADJ是一個(gè)位數(shù)比較寬的總線值，假設(shè)為64位。一般來說，總線所能表示最大值的一半用作表示調(diào)節(jié)原點(diǎn)(不用調(diào))。大于調(diào)節(jié)原點(diǎn)的值表示為一個(gè)方向調(diào)節(jié)(比如調(diào)快)，小于調(diào)節(jié)原點(diǎn)的值表示往相反的方向調(diào)(比如調(diào)慢)。時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232可使用查表法、逐次逼近法或過補(bǔ)償法，根據(jù)該偏移數(shù)據(jù)產(chǎn)生該時(shí)鐘調(diào)節(jié)信號(hào)ADJ。

例如，可預(yù)先創(chuàng)建偏移數(shù)據(jù)對(duì)應(yīng)的時(shí)鐘調(diào)節(jié)信號(hào)ADJ的調(diào)節(jié)表，時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232，根據(jù)采樣得到的計(jì)數(shù)值直接對(duì)該調(diào)節(jié)表查表算出調(diào)節(jié)值，一次完成時(shí)鐘調(diào)節(jié)。用于查表法的電路規(guī)模適當(dāng)，調(diào)節(jié)響應(yīng)速度快，對(duì)振蕩器調(diào)節(jié)檔位要求高。

再例如，可采用逐次逼近法，根據(jù)采樣計(jì)數(shù)值的偏移量，每次調(diào)節(jié)一定量，在比較長的時(shí)間內(nèi)逐步完成調(diào)節(jié)。采用這種方法時(shí)，電路規(guī)模小，調(diào)節(jié)響應(yīng)速度慢，對(duì)振蕩器調(diào)節(jié)檔位要求低。

再例如，采用過補(bǔ)償法時(shí)，與查表法類似，根據(jù)相鄰兩次采樣計(jì)數(shù)值的差異，通過一個(gè)運(yùn)算電路計(jì)算出兩次采樣之間(上一個(gè)周期已發(fā)生)所產(chǎn)生的誤差值，并對(duì)本次調(diào)節(jié)進(jìn)行過補(bǔ)償。采用過補(bǔ)償法時(shí)，電路規(guī)模大，生成時(shí)鐘準(zhǔn)確，調(diào)節(jié)響應(yīng)速度快，對(duì)振蕩器調(diào)節(jié)檔位要求高。

根據(jù)本發(fā)明的示例性實(shí)施例，可調(diào)節(jié)低頻環(huán)形振蕩器220的中心時(shí)鐘頻率為市場(chǎng)上通用的低頻時(shí)鐘頻率，例如32.768KHz；外掛的高頻晶體振蕩器的時(shí)鐘頻率為市場(chǎng)上通用的高頻時(shí)鐘頻率，例如8～30MHz。但是，根據(jù)本發(fā)明實(shí)施例的用于系統(tǒng)級(jí)芯片SOC的低頻高精度振蕩器根據(jù)應(yīng)用場(chǎng)景和設(shè)計(jì)需要，可適用于產(chǎn)生與其他高頻時(shí)鐘頻率匹配的任何其他低頻時(shí)鐘頻率。

對(duì)于現(xiàn)有的中心時(shí)鐘頻率為32.768KHz的環(huán)形振蕩器來說，按照現(xiàn)有的芯片工藝水平，此時(shí)鐘頻率偏差一般可保持在±5％左右?？紤]到在運(yùn)行過程中的溫度漂移和電壓波動(dòng)，此時(shí)鐘頻率偏差可增加到±20％左右。通過時(shí)鐘頻率校準(zhǔn)器230對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220的時(shí)鐘頻率校準(zhǔn)，可調(diào)節(jié)低頻環(huán)形振蕩器220的時(shí)鐘輸出頻率可接近外掛的高頻晶體振蕩器的精度。

根據(jù)本發(fā)明的優(yōu)選實(shí)施例，將可調(diào)節(jié)低頻環(huán)形振蕩器220的調(diào)節(jié)檔位設(shè)計(jì)為±32位以上(包括)的調(diào)節(jié)能力，以提高其時(shí)鐘輸出頻率的校準(zhǔn)精度。對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220的輸出頻率調(diào)節(jié)，可以采用平均調(diào)節(jié)方式，也可以粗調(diào)加精調(diào)等方式。最高精度調(diào)節(jié)能力取決于產(chǎn)品方案的要求和芯片工藝能達(dá)到的精度。

根據(jù)本發(fā)明實(shí)施例的用于系統(tǒng)級(jí)芯片SOC的低頻高精度振蕩器200，通過在芯片內(nèi)設(shè)置的可調(diào)節(jié)低頻環(huán)形振蕩器220來產(chǎn)生低頻時(shí)鐘信號(hào)CLK_L，并且通過包括時(shí)鐘采樣器231和時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232的時(shí)鐘頻率校準(zhǔn)器230對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220的輸出頻率進(jìn)行校準(zhǔn)，提高低頻時(shí)鐘的準(zhǔn)確性。由此，使目前系統(tǒng)級(jí)芯片普遍采用的高低頻雙晶振方案在性能保持基本不變的情況下，減少為單晶振的解決方案，提高了系統(tǒng)的集成度，顯著降低整系統(tǒng)方案成本，并且提高產(chǎn)品競爭力。

系統(tǒng)級(jí)芯片SOC為了實(shí)現(xiàn)有效的電源管理，通常根據(jù)應(yīng)用場(chǎng)景以不同的模式運(yùn)行。為此，在本發(fā)明實(shí)施例的用于系統(tǒng)級(jí)芯片SOC的低頻高精度振蕩器200中，可設(shè)置相應(yīng)的機(jī)制，以支持多種運(yùn)行模式。

根據(jù)本發(fā)明的示例性實(shí)施例，高頻晶體振蕩器片內(nèi)可使能模塊210被設(shè)計(jì)為帶有使能EN端。高頻晶體振蕩器片內(nèi)可使能模塊210還用于通過所述使能EN端接收時(shí)鐘頻率校準(zhǔn)器230的啟用信號(hào)(ENABLE)或禁用信號(hào)(DISABLE)。其中，啟用信號(hào)(ENABLE)使得高頻晶體振蕩器片內(nèi)可使能模塊210和外掛的高頻晶體振蕩器被啟用，禁用信號(hào)(DISABLE)使得高頻晶體振蕩器片內(nèi)可使能模塊210和外掛的高頻晶體振蕩器被禁用。

具體地，當(dāng)進(jìn)入性能模式或正常工作模式時(shí)，時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232向高頻晶體振蕩器片內(nèi)可使能模塊210的使能EN端發(fā)送啟用信號(hào)(ENABLE)，以啟動(dòng)高頻晶體振蕩器片內(nèi)可使能模塊210和外掛的高頻晶體振蕩器工作。由于高頻晶體振蕩器片內(nèi)可使能模塊210是模擬器件，因此高頻晶體振蕩器片內(nèi)可使能模塊210和外掛的高頻晶體振蕩器在啟動(dòng)后持續(xù)工作。此時(shí)，時(shí)鐘采樣器231根據(jù)高頻時(shí)鐘信號(hào)CLK_H對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220產(chǎn)生的低頻時(shí)鐘信號(hào)CLK_L進(jìn)行采樣，并且將采樣值發(fā)送給時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232；時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232根據(jù)時(shí)鐘采樣器231采樣獲得的采樣值確定可調(diào)節(jié)低頻環(huán)形振蕩器220產(chǎn)生的低頻時(shí)鐘信號(hào)CLK_L的偏移數(shù)據(jù)，并且根據(jù)偏移數(shù)據(jù)產(chǎn)生時(shí)鐘調(diào)節(jié)信號(hào)ADJ，并且通過該時(shí)鐘調(diào)節(jié)信號(hào)ADJ調(diào)整可調(diào)節(jié)低頻環(huán)形振蕩器220的時(shí)鐘輸出頻率，以對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220進(jìn)行時(shí)鐘校準(zhǔn)。

當(dāng)進(jìn)入睡眠模式時(shí)，時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232向高頻晶體振蕩器片內(nèi)可使能模塊210的使能EN端發(fā)送禁用信號(hào)，以禁用高頻晶體振蕩器片內(nèi)可使能模塊210和外掛的高頻晶體振蕩器，以降低功耗。此時(shí)，時(shí)鐘采樣器231不進(jìn)行采樣處理。

在睡眠模式下，時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232間歇性地向高頻晶體振蕩器片內(nèi)可使能模塊210的使能EN端發(fā)送啟用信號(hào)，啟動(dòng)高頻晶體振蕩器片內(nèi)可使能模塊210和外掛的高頻晶體振蕩器工作，以短暫地喚醒內(nèi)振蕩器210和外掛的高頻晶體振蕩器。此時(shí)，時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232中的時(shí)鐘采樣器231和時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232進(jìn)行前述對(duì)可調(diào)節(jié)低頻環(huán)形振蕩器220的時(shí)鐘校準(zhǔn)處理。在進(jìn)行一次或多次的前述時(shí)鐘校準(zhǔn)處理后，時(shí)鐘頻率校準(zhǔn)狀態(tài)機(jī)232再向高頻晶體振蕩器片內(nèi)可使能模塊210的使能EN端發(fā)送禁用信號(hào)，以禁用高頻晶體振蕩器片內(nèi)可使能模塊210和外掛的高頻晶體振蕩器。以此，支持RTC定時(shí)喚醒功能，并提高系統(tǒng)的低頻時(shí)鐘精度。

通過前述結(jié)構(gòu)和設(shè)置，本發(fā)明實(shí)施例的低頻高精度振蕩器200能夠支持在性能模式(或正常工作模式)和睡眠模式下，對(duì)低頻時(shí)鐘信號(hào)進(jìn)行校準(zhǔn)，以簡單、小型化的結(jié)構(gòu)，確保低頻時(shí)鐘的精度。

本發(fā)明實(shí)施例還提供一種包括任一前述低頻高精度振蕩器的系統(tǒng)級(jí)芯片SOC，該系統(tǒng)級(jí)芯片SOC具有前述低頻高精度振蕩器的有益效果。

圖5是根據(jù)本發(fā)明實(shí)施例的系統(tǒng)級(jí)芯片SOC 500的結(jié)構(gòu)示意圖。

根據(jù)本發(fā)明的示例性實(shí)施例，系統(tǒng)級(jí)芯片SOC 500除了包括前述低頻高精度振蕩器530以外，可還包括：與外掛的高頻晶體振蕩器連接的鎖相環(huán)PLL 510以及與鎖相環(huán)PLL510連接的時(shí)鐘控制器520。其中，低頻高精度振蕩器530中的高頻晶體振蕩器片內(nèi)可使能模塊與時(shí)鐘控制器520連接，并且接收經(jīng)過時(shí)鐘控制器520處理的高頻晶體振蕩器的時(shí)鐘信號(hào)。

以上實(shí)施方式僅用于說明本發(fā)明實(shí)施例，而并非對(duì)本發(fā)明實(shí)施例的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明實(shí)施例的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明實(shí)施例的范疇，本發(fā)明實(shí)施例的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。