摘要： 處理器設(shè)計自動化領(lǐng)域的領(lǐng)導(dǎo)者Codasip已啟動其大學(xué)計劃,以幫助下一代處理器工程師進(jìn)行“面向差異化的設(shè)計(Design for Differentiation)”,并應(yīng)對未來的技術(shù)挑戰(zhàn)。該項目通過提供教學(xué)材料和作業(yè),以及授予工業(yè)級Codasip RISC-V定制開發(fā)工具和CodAL高級綜合語言的訪問權(quán)限,豐富了研究生和本科生計算機(jī)工程課程的內(nèi)容。

摘要： Imagination Technologies和晶心科技(Andes Technology)聯(lián)合宣布:雙方合作借助與RISC V兼容的Andes AX45處理器內(nèi)核,成功測試和驗證了IMG B系列圖形處理器(GPU)。Andes AX45是一款64位高性能和可配置的超標(biāo)量中央處理器(CPU)。此次驗證合作為AR/VR、車載信息娛樂系統(tǒng)(IVI)、工業(yè)和物聯(lián)網(wǎng)(IoT)產(chǎn)品領(lǐng)域的客戶提供了一種經(jīng)過驗證的、完整的解決方案,并為后續(xù)的持續(xù)測試奠定了基礎(chǔ)。

摘要： 為配合高性能RISC-V處理器昉·天樞Dubhe應(yīng)用,賽昉科技日前發(fā)布了Perf性能分析工具。Perf是基于Linux的開源性能分析工具,提供對硬件事件、跟蹤點(diǎn)、固件事件和動態(tài)探測的性能監(jiān)控。通過Perf分析工具,用戶可以使用可編程的硬件性能監(jiān)控計數(shù)器監(jiān)測預(yù)定義的硬件事件、預(yù)定義的硬件緩存事件和硬件原始事件的性能數(shù)據(jù)。Perf能針對硬件事件的每個任務(wù)、每個內(nèi)核和每個工作負(fù)載的計數(shù)器進(jìn)行采樣。

摘要： 32及64位高效能、低功耗RISC-V處理器核心領(lǐng)導(dǎo)供貨商、RISC V國際協(xié)會(RISC-V International)創(chuàng)始首席會員晶心科技及嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者IAR Systems共同宣布:來自歐洲及亞洲的IC領(lǐng)導(dǎo)廠商已采用晶心科技RISC-V AndesCore車用CPU內(nèi)核,以及IAR Systems已獲得功能安全認(rèn)證的RISC-V開發(fā)工具。

摘要： RISC-V驗證解決方案的領(lǐng)導(dǎo)者Imperas Software Ltd.和領(lǐng)先的定制化RISC-V處理器半導(dǎo)體知識產(chǎn)權(quán)(IP)內(nèi)核供應(yīng)商Codasip聯(lián)合宣布:Codasip已為其IP設(shè)計引入了Imperas參考設(shè)計和Imperas DV解決方案。Codasip已在處理器驗證方面進(jìn)行了巨大的投入,以提供業(yè)界最高質(zhì)量的RISC-V處理器。Codasip在其DV測試平臺中集成了Imperas黃金參考模型,以確保實現(xiàn)高效的驗證流程并能夠適應(yīng)多樣化且靈活的功能和選擇項,同時可在未來內(nèi)核產(chǎn)品的整個路線圖上進(jìn)行擴(kuò)展,以實現(xiàn)對功能質(zhì)量的嚴(yán)格保障。

摘要： 嵌入式開發(fā)軟件工具和服務(wù)供應(yīng)商IAR Systems,以及領(lǐng)先的定制化RISC-V處理器半導(dǎo)體知識產(chǎn)權(quán)(IP)內(nèi)核供應(yīng)商Coda-sip聯(lián)合宣布:雙方建立合作伙伴關(guān)系,攜手支持其共同客戶創(chuàng)建基于RISC-V的低功耗嵌入式應(yīng)用。本發(fā)布之后,IAR Embed-ded Workbench for RISC-V 2.11版本現(xiàn)可支持Codasip的L30和L50處理器。L30和L50這兩款處理器是Codasip提供的小型化、節(jié)能高效、低功耗嵌入式處理器內(nèi)核,它們可完全進(jìn)行定制,并能夠適應(yīng)項目的獨(dú)特需求。

摘要： 引言整個電子行業(yè)似乎都被RISC-V沖昏了頭腦,這是為什么?RISC-V是什么?如何能參與其中?只要稍加了解,你就會知道大眾所說的RISC-V是一種新的處理器核,而且已經(jīng)有一些采用RISC-V處理器技術(shù)的芯片上市了。你也許還會知道RISC-V是“免費(fèi)和開放”的,這正是RISC-V有龐大“粉絲群”的主要原因。在本文中我們將從技術(shù)角度來認(rèn)識RISC-V。

摘要： CPU架構(gòu)對芯片產(chǎn)業(yè)、對數(shù)字技術(shù)基礎(chǔ)的影響正繼續(xù)增長,我國現(xiàn)存多種CPU架構(gòu)并存的格局難以取得競爭優(yōu)勢。近年來,RISC-V架構(gòu)為我國芯片發(fā)展提供了發(fā)展機(jī)遇,建議我國可適當(dāng)聚焦RISC-V架構(gòu)發(fā)展芯片產(chǎn)業(yè),確立技術(shù)路線,組織和調(diào)動好開源社區(qū),開源人才,進(jìn)行相應(yīng)的政策引導(dǎo)等,快速發(fā)展我國芯片產(chǎn)業(yè)和提高數(shù)字技術(shù)基礎(chǔ)。

摘要： 業(yè)界新銳MCU廠商先楫半導(dǎo)體宣布2022年5月正式推出HPM6300系列,這是繼去年11月發(fā)布全球性能最強(qiáng)RISC–V微控制器HPM6700/6400系列后,再添一款新力量——集高性能、高實時、低功耗,高性價比于一身的RISC-V通用微控制器。

摘要： 0引言本文摘自《開源處理器內(nèi)部——RISC V簡介》一書,其經(jīng)過格式化和輕編輯,內(nèi)容和頁面布局達(dá)到Elektor期刊的標(biāo)準(zhǔn)。FPGA技術(shù)與(V)HDL的結(jié)合在電子專家中很受歡迎,RISC V為專業(yè)應(yīng)用增加了開源途徑。在本文中,我們測試了一些在Elektor的“Alchitry”系列的Lattice和Xilinx FPGA板上運(yùn)行的示例應(yīng)用程序的并行比較以及結(jié)果。

摘要： 本文設(shè)計了8位RISC微處理器IP核NBTrisc.NBTrisc具有取指、譯碼、執(zhí)行和回寫四級流水線,屬于高速低功耗IP.本文利用NBTrisc和PS/2鍵盤接口IP模塊完成了低功耗計算器系統(tǒng)設(shè)計,并在基于Xilinx公司Spartan-Ⅱ系列的XC2S200-6PQ208的FPGA芯片的開發(fā)板上得以實現(xiàn).NBTrisc可以作為微SoC核心處理器繼續(xù)擴(kuò)展.

摘要： 星敏感器是一種以恒星為姿態(tài)參考源的光學(xué)姿態(tài)敏感器，具有測量精度高、應(yīng)用范圍廣、利于實現(xiàn)長壽命等特點(diǎn)，在越來越多的空間任務(wù)中得以應(yīng)用.本文簡要介紹了國產(chǎn)APS星敏感器研制與測試。

摘要： 星敏感器是一種以恒星為姿態(tài)參考源的光學(xué)姿態(tài)敏感器，具有測量精度高、應(yīng)用范圍廣、利于實現(xiàn)長壽命等特點(diǎn)，在越來越多的空間任務(wù)中得以應(yīng)用.本文簡要介紹了國產(chǎn)APS星敏感器研制與測試。

摘要： 星敏感器是一種以恒星為姿態(tài)參考源的光學(xué)姿態(tài)敏感器，具有測量精度高、應(yīng)用范圍廣、利于實現(xiàn)長壽命等特點(diǎn)，在越來越多的空間任務(wù)中得以應(yīng)用.本文簡要介紹了國產(chǎn)APS星敏感器研制與測試。

摘要： 星敏感器是一種以恒星為姿態(tài)參考源的光學(xué)姿態(tài)敏感器，具有測量精度高、應(yīng)用范圍廣、利于實現(xiàn)長壽命等特點(diǎn)，在越來越多的空間任務(wù)中得以應(yīng)用.本文簡要介紹了國產(chǎn)APS星敏感器研制與測試。

摘要： 基于ARM內(nèi)核的32位嵌入式系統(tǒng),目前已經(jīng)占有75％以上的32位RISC嵌入式產(chǎn)品市場,在低功耗、低成本的嵌入式應(yīng)用領(lǐng)域確立了市場領(lǐng)導(dǎo)地位.因此,有必要掌握基于ARM內(nèi)核的嵌入式系統(tǒng)的開發(fā).文中主要介紹基于S3C4510B的硬件系統(tǒng)的詳細(xì)設(shè)計步驟、實現(xiàn)細(xì)節(jié)、硬件系統(tǒng)及軟件系統(tǒng)的調(diào)試方法等,通過對S3C4510B的分析,能夠?qū)η度胧较到y(tǒng)開發(fā)有初步的了解.

摘要： 基于ARM內(nèi)核的32位嵌入式系統(tǒng),目前已經(jīng)占有75％以上的32位RISC嵌入式產(chǎn)品市場,在低功耗、低成本的嵌入式應(yīng)用領(lǐng)域確立了市場領(lǐng)導(dǎo)地位.因此,有必要掌握基于ARM內(nèi)核的嵌入式系統(tǒng)的開發(fā).文中主要介紹基于S3C4510B的硬件系統(tǒng)的詳細(xì)設(shè)計步驟、實現(xiàn)細(xì)節(jié)、硬件系統(tǒng)及軟件系統(tǒng)的調(diào)試方法等,通過對S3C4510B的分析,能夠?qū)η度胧较到y(tǒng)開發(fā)有初步的了解.

摘要： 基于ARM內(nèi)核的32位嵌入式系統(tǒng),目前已經(jīng)占有75％以上的32位RISC嵌入式產(chǎn)品市場,在低功耗、低成本的嵌入式應(yīng)用領(lǐng)域確立了市場領(lǐng)導(dǎo)地位.因此,有必要掌握基于ARM內(nèi)核的嵌入式系統(tǒng)的開發(fā).文中主要介紹基于S3C4510B的硬件系統(tǒng)的詳細(xì)設(shè)計步驟、實現(xiàn)細(xì)節(jié)、硬件系統(tǒng)及軟件系統(tǒng)的調(diào)試方法等,通過對S3C4510B的分析,能夠?qū)η度胧较到y(tǒng)開發(fā)有初步的了解.

摘要： 基于ARM內(nèi)核的32位嵌入式系統(tǒng),目前已經(jīng)占有75％以上的32位RISC嵌入式產(chǎn)品市場,在低功耗、低成本的嵌入式應(yīng)用領(lǐng)域確立了市場領(lǐng)導(dǎo)地位.因此,有必要掌握基于ARM內(nèi)核的嵌入式系統(tǒng)的開發(fā).文中主要介紹基于S3C4510B的硬件系統(tǒng)的詳細(xì)設(shè)計步驟、實現(xiàn)細(xì)節(jié)、硬件系統(tǒng)及軟件系統(tǒng)的調(diào)試方法等,通過對S3C4510B的分析,能夠?qū)η度胧较到y(tǒng)開發(fā)有初步的了解.

摘要： 基于ARM內(nèi)核的32位嵌入式系統(tǒng),目前已經(jīng)占有75％以上的32位RISC嵌入式產(chǎn)品市場,在低功耗、低成本的嵌入式應(yīng)用領(lǐng)域確立了市場領(lǐng)導(dǎo)地位.因此,有必要掌握基于ARM內(nèi)核的嵌入式系統(tǒng)的開發(fā).文中主要介紹基于S3C4510B的硬件系統(tǒng)的詳細(xì)設(shè)計步驟、實現(xiàn)細(xì)節(jié)、硬件系統(tǒng)及軟件系統(tǒng)的調(diào)試方法等,通過對S3C4510B的分析,能夠?qū)η度胧较到y(tǒng)開發(fā)有初步的了解.

摘要： 本發(fā)明公開一種RISC架構(gòu)處理器的寄存器架構(gòu)、寄存器組及RISC架構(gòu)處理器，涉及處理器技術(shù)領(lǐng)域。所述寄存器架構(gòu)包括：若干通用寄存器和若干特殊寄存器；其中：所述通用寄存器，用于提供給處理器根據(jù)通用寄存器的指令對所述通用寄存器執(zhí)行通用的讀寫操作；所述特殊寄存器，用于提供處理器根據(jù)指定的指令對所述特殊寄存器執(zhí)行條件判斷、跳轉(zhuǎn)類操作或運(yùn)算類操作。從而可以減少處理器指令集條件判斷/跳轉(zhuǎn)類指令的種類，減少專用于處理標(biāo)志位和超出位寬的計算結(jié)果的指令類型和數(shù)目，降低處理器硬件設(shè)計的實現(xiàn)難度和成本，提高處理器執(zhí)行條件判斷、跳轉(zhuǎn)類操作或運(yùn)算類操作的性能，降低此類操作的指令開銷，同時不會明顯降低處理器的性能。

摘要： 本發(fā)明公開一種RISC架構(gòu)處理器的寄存器架構(gòu)、寄存器組及RISC架構(gòu)處理器，涉及處理器技術(shù)領(lǐng)域。所述寄存器架構(gòu)包括：若干通用寄存器和若干特殊寄存器；其中：所述通用寄存器，用于提供給處理器根據(jù)通用寄存器的指令對所述通用寄存器執(zhí)行通用的讀寫操作；所述特殊寄存器，用于提供處理器根據(jù)指定的指令對所述特殊寄存器執(zhí)行條件判斷、跳轉(zhuǎn)類操作或運(yùn)算類操作。從而可以減少處理器指令集條件判斷/跳轉(zhuǎn)類指令的種類，減少專用于處理標(biāo)志位和超出位寬的計算結(jié)果的指令類型和數(shù)目，降低處理器硬件設(shè)計的實現(xiàn)難度和成本，提高處理器執(zhí)行條件判斷、跳轉(zhuǎn)類操作或運(yùn)算類操作的性能，降低此類操作的指令開銷，同時不會明顯降低處理器的性能。

摘要： 本發(fā)明屬于集成電路領(lǐng)域，具體涉及一種基于RISC?V的AI計算異構(gòu)系統(tǒng)。該系統(tǒng)主要包括：具有多種外設(shè)接口，用于發(fā)送自定義擴(kuò)展指令的基于RISC?V指令集的處理器；用于執(zhí)行自定義擴(kuò)展指令的NICE(Nuclei Instruction Co?unit Extension，核指令協(xié)同單元擴(kuò)展)協(xié)處理器模塊；用于暫存參數(shù)的寄存器表模塊；用于外部SRAM控制的SRAM控制器模塊；包含仲裁模塊和PE(Processing Elements，處理單元)計算單元，用于實現(xiàn)神經(jīng)網(wǎng)絡(luò)硬件加速計算的PE陣列計算模塊。RISC?V處理器通過NICE總線傳輸自定義擴(kuò)展指令到NICE核協(xié)處理器，根據(jù)配置參數(shù)控制、調(diào)度PE陣列完成高效計算，大幅度減少了對存儲空間的訪問，降低功耗。同時該系統(tǒng)能夠改變配置參數(shù)重構(gòu)PE陣列，提升了通用性和靈活性。

摘要： 本發(fā)明提供了一種降低RISC?V向量處理器訪存延遲的方法、裝置、設(shè)備及可讀介質(zhì)，該方法包括：修改RISC?V向量處理器的編譯器以增加預(yù)存儲指令；響應(yīng)于RISC?V向量處理器中有數(shù)據(jù)進(jìn)行存儲，經(jīng)由預(yù)存儲指令判斷待存儲數(shù)據(jù)的類型；根據(jù)待存儲數(shù)據(jù)的類型修改頁表緩沖中的信息；響應(yīng)于接收到數(shù)據(jù)存儲指令，基于修改后的頁表緩沖中的信息將待存儲的數(shù)據(jù)存儲到對應(yīng)的位置。通過使用本發(fā)明的方案，能夠極大的降低RISC?V向量處理器訪存延遲，能夠提高RISC?V向量處理器的性能。

摘要： 本發(fā)明涉及一種基于RISC?V處理器的視頻壓縮卡的加速處理方法，屬于視頻壓縮卡軟件壓縮研究技術(shù)領(lǐng)域。該方法執(zhí)行如下步驟：1）采集到的圖像信息；2）對圖像信息完成AVS格式編碼；3）利用RISC?V處理器和協(xié)處理器交互完成對步驟2）中圖像信息的zig?zag掃描和游程編碼；4）對步驟3）中完成zig?zag掃描和游程編碼的圖像信息完成AVS格式熵編碼；5）完成AVS視頻壓縮；協(xié)處理器通過協(xié)處理器指令參與完成RISC?V處理器的執(zhí)行、訪存和寫回功能。本發(fā)明利用RISC?V本身具有易擴(kuò)展指令的特性，在編譯器層面生成特定的用于Zig?zag掃描和游程編碼的協(xié)處理器的指令，添加到傳統(tǒng)的CPU指令。

摘要： 本發(fā)明公開了一種RISC?V架構(gòu)的多核神經(jīng)網(wǎng)絡(luò)處理器芯片，包括主控模組和并行計算集群。主控模組的核心為RISC?V 64GC指令集處理器，負(fù)責(zé)運(yùn)行操作系統(tǒng)、提供外圍接口控制和電源管理。并行計算集群包括4個RISC?V 32IMFC指令集處理器和一個卷積加速引擎，RISC?V 32IMFC指令集處理器負(fù)責(zé)運(yùn)行大規(guī)模并行向量計算，卷積加速引擎為自定義架構(gòu)的運(yùn)算單元矩陣，為卷積神經(jīng)網(wǎng)絡(luò)算法提供加速。本發(fā)明具有高運(yùn)算能力，低功耗、高并行度的特點(diǎn)，能在合理的芯片面積內(nèi)，實現(xiàn)功能較為復(fù)雜、網(wǎng)絡(luò)規(guī)模較大且連接較為靈活的神經(jīng)網(wǎng)絡(luò)算法。

摘要： 本發(fā)明提供了一種應(yīng)用于區(qū)塊鏈網(wǎng)絡(luò)的RISC?V軟硬件安全系統(tǒng)，涉及區(qū)塊鏈技術(shù)領(lǐng)域，該方法包括：硬件安全設(shè)計模塊：包括加解密子模塊和安全子模塊，提供區(qū)塊鏈數(shù)據(jù)安全保護(hù)服務(wù)；軟件安全設(shè)計模塊：包括安全管理子模塊和安全艙子模塊，其中，安全管理子模塊為安全艙子模塊的底層模塊，服務(wù)于安全艙子模塊。本發(fā)明能夠?qū)崿F(xiàn)資源可配置，對安全內(nèi)存和算力資源可根據(jù)應(yīng)用的需求靈活配置；具有高安全性，靈活性，采用3級隔離措施，預(yù)置硬件防篡改的可信根，應(yīng)對不同的安全要求，提供不同的實現(xiàn)方案，降低開發(fā)難度。

摘要： 本發(fā)明屬于匯編函數(shù)庫的自動化移植和匯編程序測試技術(shù)領(lǐng)域，特別涉及一種多指令集架構(gòu)向RISC?V指令集架構(gòu)的寄存器映射方法及裝置，該方法包括若源匯編指令是標(biāo)量指令，則寄存器是標(biāo)量寄存器，進(jìn)行源指令集架構(gòu)和RISC?V指令集架構(gòu)之間的標(biāo)量寄存器映射；若源匯編指令是向量指令，則寄存器是向量寄存器或者混合寄存器；若寄存器是向量寄存器，進(jìn)行源指令集架構(gòu)和RISC?V指令集架構(gòu)之間的向量寄存器組映射；若寄存器是混合寄存器，則將標(biāo)量寄存器提取出來進(jìn)行源指令集架構(gòu)和RISC?V指令集架構(gòu)之間的標(biāo)量寄存器映射，剩余的為向量寄存器進(jìn)行源指令集架構(gòu)和RISC?V指令集架構(gòu)之間的向量寄存器組映射。本發(fā)明適用于多種指令集架構(gòu)面向RISC?V指令集架構(gòu)的寄存器的自動映射。

摘要： 本發(fā)明公開了一種基于RISC?V的電機(jī)控制內(nèi)核及控制方法，包括RISC?V內(nèi)核，所述RISC?V內(nèi)核內(nèi)設(shè)置電流環(huán)控制器、iPark坐標(biāo)變換器、Park坐標(biāo)變換器、Clarke坐標(biāo)變換器、SVPWM空間矢量調(diào)制器、滑模觀測器及鎖相環(huán)；所述RISC?V內(nèi)核外設(shè)置主處理器CPU、三相逆變器及電機(jī)，所述主處理器CPU包括位置環(huán)控制器及速度環(huán)控制器。使用RISC?V架構(gòu)的電機(jī)專用內(nèi)核不僅能解決現(xiàn)有電機(jī)軟件控制算法頻率受限的問題，同時還能避免其他內(nèi)核架構(gòu)中存在的擴(kuò)展成本高和設(shè)計復(fù)雜的問題，使電機(jī)控制更加專門化和便捷化。