摘要:
小型化是未來無線通信設(shè)備發(fā)展的重要需求之一,而SIP(System in Package)技術(shù)則是一種實(shí)現(xiàn)小型化的重要方法。為了解決通信設(shè)備小型化、高性能、低功耗和高可靠性的問題,本文設(shè)計(jì)的信號處理芯片采用系統(tǒng)級封裝SIP技術(shù)集成了多種裸芯,實(shí)現(xiàn)了數(shù)據(jù)處理系統(tǒng)核心器件的模塊化和小型化。集成后的電路功能上結(jié)合了FPGA電路的靈活性和EMMC、DDR3電路的高速存儲能力,且集成后的尺寸比傳統(tǒng)工藝電路縮小5~20倍。通過分析無線通信系統(tǒng)的技術(shù)需求,優(yōu)化SIP芯片系統(tǒng)架構(gòu),采用集成多個(gè)芯片裸芯提高了信號處理系統(tǒng)的集成度和可靠性。經(jīng)驗(yàn)證,本文設(shè)計(jì)的信號處理芯片可以達(dá)到無線通信設(shè)備的小型化需求,符合電子技術(shù)和無線通信系統(tǒng)的未來發(fā)展方向。
摘要:
基于系統(tǒng)級封裝(System in Package,SiP)技術(shù),結(jié)合自研自主可控DSP處理器“魂芯”II-A和多片DDR3顆粒,詳細(xì)介紹了一款高速動(dòng)態(tài)存儲控制一體化SiP設(shè)備的設(shè)計(jì)方案和仿真驗(yàn)證分析結(jié)果。重點(diǎn)介紹了此款SiP的電路拓?fù)湓O(shè)計(jì)、版圖設(shè)計(jì),并從拓?fù)浣Y(jié)構(gòu)波形仿真、DDR3時(shí)序裕量計(jì)算、與板級實(shí)現(xiàn)方案對比三方面對其PCB后仿進(jìn)行了分析和驗(yàn)證,仿真結(jié)果符合規(guī)范要求,證明了所采用的Fly-By拓?fù)溥m用于CPU與多片DDR3顆粒所組成的一體化SiP設(shè)備,且SiP設(shè)備性能優(yōu)于板級實(shí)現(xiàn)方案。
摘要:
VoIP(Voice over Internet Protocol)即網(wǎng)絡(luò)話音通信,其工作原理是將模擬的聲音數(shù)字化,經(jīng)過壓縮與封包之后,以數(shù)據(jù)包形式在IP網(wǎng)絡(luò)實(shí)時(shí)傳輸.VoIP也叫互聯(lián)網(wǎng)語音通信或IP電話.甚高頻VoIP語音通信使用IP技術(shù),在IP網(wǎng)絡(luò)上布置支持?jǐn)?shù)字音頻的甚高頻電臺和內(nèi)話系統(tǒng),傳輸話音,區(qū)別于基于PCM(Pulse-code modulation,即脈沖編碼調(diào)制)技術(shù)的傳統(tǒng)數(shù)字基帶信號傳輸.VoIP兼具操作功能性及靈活性,這是基于TDM的傳統(tǒng)系統(tǒng)所不具備的.