摘要： 目的 探討改良Rankin評分(mRS)、常規(guī)凝血試驗聯(lián)合高b值對急性腦梗死(ACI)患者溶栓治療預(yù)后的預(yù)測價值.方法 以60例ACI患者為對象,依據(jù)患者美國國立衛(wèi)生研究院卒中量表評分(NIHSS)將患者分為預(yù)后不良組(n=29,NIHSS評分降低18％以下)和預(yù)后不良組(n=31,NIHSS評分降低18％以上).評估患者mRS評分、凝血指標及影像學(xué)特征指標,分析其預(yù)測ACI患者預(yù)后的價值.結(jié)果 預(yù)后不良組ADC值低于預(yù)后良好組,mRS評分高于預(yù)后良好組(P<0.05).預(yù)后不良組凝血酶時間(TT)水平低于預(yù)后良好組,纖維蛋白原(Fbg)水平高于預(yù)后良好組(P<0.05).ADC、mRS評分、TT、Fbg、聯(lián)合檢測預(yù)測ACI患者溶栓后預(yù)后的AUC分別為0.813(95％CI:0.692～0.902)、0.826(95％CI:0.707～0.912)、0.912(95％CI:0.810～0.970)、0.779(95％CI:0.653～0.876)、0.947(95％CI:0.856～0.988).聯(lián)合檢測的AUC高于單獨檢測(P<0.05).結(jié)論 高b值下ADC、TT、Fbg、mRS評分預(yù)測ACI患者溶栓后預(yù)后的價值較好,聯(lián)合檢測可提升診斷的效能.

摘要： 闡述基于Dongbu180nm CMOS工藝,設(shè)計一款全差分帶有冗余位12bit低速SAR ADC,相對于傳統(tǒng)二進制電容陣列ADC,高位冗余分裂對建立誤差、電容匹配性具有容錯性,同時可以帶來ADC性能上的提升。該ADC工作電壓1.2V,設(shè)計精度分辨率為12bit,采樣頻率200ks/s。仿真結(jié)果表明有效位數(shù)達到11.4bit。

摘要： 闡述基于SMIC 55nm CMOS工藝,設(shè)計了一款應(yīng)用于MCU系統(tǒng)中的數(shù)模轉(zhuǎn)換器。該MCU主要應(yīng)用于電機馬達控制領(lǐng)域,對MCU中ADC也有相應(yīng)的要求。低功耗要求下,采用了逐次逼近型數(shù)模轉(zhuǎn)換器(SAR ADC)。該ADC工作電壓3.3V,設(shè)計精度分辨率為12bit,采樣頻率做成可調(diào)1Ms/s、2Ms/s、1.5Ms/s、3Ms/s。仿真結(jié)果表明,有效位數(shù)達到11.3bit。

摘要： 瑪雅數(shù)碼是美國傳奇監(jiān)聽音箱品牌0cean Way大洋路的中國總代,近日他們又成功簽下了美國的高級DAC解碼器和ADC模數(shù)轉(zhuǎn)換器品牌:JCF Audio。

摘要： 為了降低多通道信號的時間不確定性,提出一種信號的時間軸校準方法,在校準環(huán)節(jié)確定校準系數(shù),采用插值法校準信號,在不增加硬件成本、僅增加有限的軟件資源消耗,用軟件算法進行時間軸的校準,降低了時間不確定性的影響,提高了信號的準確度,保證了電子系統(tǒng)數(shù)據(jù)融合的有效性。

摘要： 隨著通訊、視頻、聲納等技術(shù)發(fā)展的越來越快,超高速模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計也日益重要。全并行結(jié)構(gòu)(Full Flash)ADC作為首選結(jié)構(gòu),被應(yīng)用于超高速中精度ADC。比較器作為Flash ADC中的重要組成部分,其速度、功耗和噪聲決定了ADC的速度、精度和功耗。文中基于預(yù)放大再生鎖存理論,基于65nm工藝,設(shè)計了一種工作在1GHz時鐘周期下的超高速CMOS比較器電路,采用電荷存儲失調(diào)校準技術(shù)使得失調(diào)電壓15小于5.7mV,并采用可再生latch加速比較器輸出電壓翻轉(zhuǎn),可以在一個1GHz時鐘周期內(nèi)完成比較,分辨率在0.3mV左右。

摘要： 基于高動態(tài)CMOS圖像傳感器的需求,本文通過理論計算與spectre仿真的模擬IC設(shè)計方法,實現(xiàn)了一款10 bit 10MSPS流水線模數(shù)轉(zhuǎn)換器(ADC)。該電路在UMC 0.11um CMOS工藝下實現(xiàn),ADC以10M/S的采樣頻率對499.27KHZ的輸入頻率進行采樣,得到微分非線性誤差(DNL)和積分非線性誤差(INL),分別為-0.29/0.298LSB和-0.29/0.24LSB,無雜散動態(tài)范圍(SFDR)為65.18dB,有效位數(shù)(ENOB)為9.676bit。仿真結(jié)果表明,該ADC滿足系統(tǒng)要求,對高動態(tài)CMOS圖像傳感器研究有一定意義。

摘要： 設(shè)置信號發(fā)生器在特定功率下輸出CW音,根據(jù)我的數(shù)學(xué)方程,ADC會產(chǎn)生–1d BFS信號。不過,我看到了–15 d BFS信號!誰消耗了我所有的d B?很多時候,ADC(模數(shù)轉(zhuǎn)換器)在–1 d BFS時具有額定性能。一些數(shù)據(jù)手冊給出的失真比滿量程低0.5 d B。無論是比滿量程低1 dB或0.5 dB,如果在滿量程(0d BFS)下運行ADC輸入,這樣做可防止信號發(fā)生削波。臺式RF信號發(fā)生器通常以d Bm為單位輸出信號。

摘要： 研究航空通信系統(tǒng)的組成結(jié)構(gòu)和信號收發(fā)流程,分析航空通信系統(tǒng)的使命任務(wù)和功能性能。綜合運用ADC和SEA方法構(gòu)建了航空通信系統(tǒng)的效能評估模型;利用該模型評估了典型干擾場景下的航空通信裝備效能,分析航空通信裝備工作模式對效能的影響。結(jié)果表明,該模型能夠全面反映任務(wù)、系統(tǒng)功能和工作環(huán)境對效能的影響,效能值能較好地反映任務(wù)的完成概率。

摘要： EV12AQ600是一款集成了交叉點開關(guān)(CPS)的12位ADC,其內(nèi)部4個核心可同時獨立或交織運行,最高支持6.4 Gsps的采樣速度:?四通道,采樣率6 GSps?雙通道,采樣率2 GSps?單通道,采樣率4 GSps四通道模式下的SFDR(不考慮H2和H3諧波)優(yōu)于70 dBFS(-1 dBFS輸入,最高5,980 MHz)。

摘要： 目前國內(nèi)開發(fā)的硅微機械陀螺儀采用模擬電壓形式輸出信號，通過為硅微機械陀螺儀配置數(shù)字化接口不僅能便于采用硅微機械陀螺儀的應(yīng)用系統(tǒng)的設(shè)計，同時也利于對硅微機械陀螺儀本身的誤差特性進行補償。介紹硅微機械陀螺儀數(shù)字化接口的設(shè)計，包括A/D轉(zhuǎn)換電路、溫度采集電路、串口電路等的設(shè)計及軟件設(shè)計。實驗表明，數(shù)字化接口電路中的A∕D轉(zhuǎn)換電路的精度達到了設(shè)計要求，并且通過溫度補償，提高了硅微機械陀螺儀的零偏穩(wěn)定性。

摘要： 目前國內(nèi)開發(fā)的硅微機械陀螺儀采用模擬電壓形式輸出信號，通過為硅微機械陀螺儀配置數(shù)字化接口不僅能便于采用硅微機械陀螺儀的應(yīng)用系統(tǒng)的設(shè)計，同時也利于對硅微機械陀螺儀本身的誤差特性進行補償。介紹硅微機械陀螺儀數(shù)字化接口的設(shè)計，包括A/D轉(zhuǎn)換電路、溫度采集電路、串口電路等的設(shè)計及軟件設(shè)計。實驗表明，數(shù)字化接口電路中的A∕D轉(zhuǎn)換電路的精度達到了設(shè)計要求，并且通過溫度補償，提高了硅微機械陀螺儀的零偏穩(wěn)定性。

摘要： 目前國內(nèi)開發(fā)的硅微機械陀螺儀采用模擬電壓形式輸出信號，通過為硅微機械陀螺儀配置數(shù)字化接口不僅能便于采用硅微機械陀螺儀的應(yīng)用系統(tǒng)的設(shè)計，同時也利于對硅微機械陀螺儀本身的誤差特性進行補償。介紹硅微機械陀螺儀數(shù)字化接口的設(shè)計，包括A/D轉(zhuǎn)換電路、溫度采集電路、串口電路等的設(shè)計及軟件設(shè)計。實驗表明，數(shù)字化接口電路中的A∕D轉(zhuǎn)換電路的精度達到了設(shè)計要求，并且通過溫度補償，提高了硅微機械陀螺儀的零偏穩(wěn)定性。

摘要： 目前國內(nèi)開發(fā)的硅微機械陀螺儀采用模擬電壓形式輸出信號，通過為硅微機械陀螺儀配置數(shù)字化接口不僅能便于采用硅微機械陀螺儀的應(yīng)用系統(tǒng)的設(shè)計，同時也利于對硅微機械陀螺儀本身的誤差特性進行補償。介紹硅微機械陀螺儀數(shù)字化接口的設(shè)計，包括A/D轉(zhuǎn)換電路、溫度采集電路、串口電路等的設(shè)計及軟件設(shè)計。實驗表明，數(shù)字化接口電路中的A∕D轉(zhuǎn)換電路的精度達到了設(shè)計要求，并且通過溫度補償，提高了硅微機械陀螺儀的零偏穩(wěn)定性。

摘要： 根據(jù)輸入信號滿量程范圍自動調(diào)整增益倍數(shù),實現(xiàn)自動增益功能,在一些應(yīng)用場合有實際的需要。本文在分析∑-ΔA/D轉(zhuǎn)換器特性的基礎(chǔ)上,對利用其可編程增益放大器(PGA)硬件模塊通過軟件實現(xiàn)自動增益的方法開展了研究,給出了采用MSP430F42X中SD16模塊實現(xiàn)的技術(shù)細節(jié),同時針對芯片實際增益系數(shù)并非理想整數(shù)值而引發(fā)的問題,提出了在軟件處理中引入狀態(tài)機加以解決的辦法,取得了滿意的效果。本方法已在一款智能變送器產(chǎn)品中得到運用。

摘要： 根據(jù)輸入信號滿量程范圍自動調(diào)整增益倍數(shù),實現(xiàn)自動增益功能,在一些應(yīng)用場合有實際的需要。本文在分析∑-ΔA/D轉(zhuǎn)換器特性的基礎(chǔ)上,對利用其可編程增益放大器(PGA)硬件模塊通過軟件實現(xiàn)自動增益的方法開展了研究,給出了采用MSP430F42X中SD16模塊實現(xiàn)的技術(shù)細節(jié),同時針對芯片實際增益系數(shù)并非理想整數(shù)值而引發(fā)的問題,提出了在軟件處理中引入狀態(tài)機加以解決的辦法,取得了滿意的效果。本方法已在一款智能變送器產(chǎn)品中得到運用。

摘要： 根據(jù)輸入信號滿量程范圍自動調(diào)整增益倍數(shù),實現(xiàn)自動增益功能,在一些應(yīng)用場合有實際的需要。本文在分析∑-ΔA/D轉(zhuǎn)換器特性的基礎(chǔ)上,對利用其可編程增益放大器(PGA)硬件模塊通過軟件實現(xiàn)自動增益的方法開展了研究,給出了采用MSP430F42X中SD16模塊實現(xiàn)的技術(shù)細節(jié),同時針對芯片實際增益系數(shù)并非理想整數(shù)值而引發(fā)的問題,提出了在軟件處理中引入狀態(tài)機加以解決的辦法,取得了滿意的效果。本方法已在一款智能變送器產(chǎn)品中得到運用。

摘要： 根據(jù)輸入信號滿量程范圍自動調(diào)整增益倍數(shù),實現(xiàn)自動增益功能,在一些應(yīng)用場合有實際的需要。本文在分析∑-ΔA/D轉(zhuǎn)換器特性的基礎(chǔ)上,對利用其可編程增益放大器(PGA)硬件模塊通過軟件實現(xiàn)自動增益的方法開展了研究,給出了采用MSP430F42X中SD16模塊實現(xiàn)的技術(shù)細節(jié),同時針對芯片實際增益系數(shù)并非理想整數(shù)值而引發(fā)的問題,提出了在軟件處理中引入狀態(tài)機加以解決的辦法,取得了滿意的效果。本方法已在一款智能變送器產(chǎn)品中得到運用。

摘要： 本文分析孔徑抖動、開關(guān)電容及MOS開關(guān)等對高速ADC信噪比的影響。在此基礎(chǔ)上,設(shè)計了一種用在高速流水線ADC中的跟蹤保持電路。設(shè)計中采用全差分結(jié)構(gòu)和底極板采樣技術(shù),優(yōu)化了開關(guān)電容和MOS開關(guān).在0.35um Bi CMOS工藝條件下進行了Spectre仿真,結(jié)果表明孔徑抖動、開關(guān)的電荷注入和時鐘饋通引入的非線性誤差都得到了很好地抑制,跟蹤保持電路的整體性能得到了提高。

摘要： 本文分析孔徑抖動、開關(guān)電容及MOS開關(guān)等對高速ADC信噪比的影響。在此基礎(chǔ)上,設(shè)計了一種用在高速流水線ADC中的跟蹤保持電路。設(shè)計中采用全差分結(jié)構(gòu)和底極板采樣技術(shù),優(yōu)化了開關(guān)電容和MOS開關(guān).在0.35um Bi CMOS工藝條件下進行了Spectre仿真,結(jié)果表明孔徑抖動、開關(guān)的電荷注入和時鐘饋通引入的非線性誤差都得到了很好地抑制,跟蹤保持電路的整體性能得到了提高。

摘要： 本文公布了一種一種基于SAR ADC的校準方法及SAR ADC系統(tǒng)，包括：對同一輸入信號采樣兩次，并在兩次采樣的所述同一輸入信號上分別疊加方向相反的擾動信號，得到兩個量化結(jié)果；將所述兩個量化結(jié)果在數(shù)字域相減，并利用最小均方LMS算法調(diào)整電容陣列中每比特電容的權(quán)重值，驅(qū)動誤差趨近于0。本申請不僅校準速度快、精度高，而且能夠?qū)崿F(xiàn)片上集成。

摘要： 本發(fā)明涉及ADC電路技術(shù)領(lǐng)域，公開了一種逐次逼近型ADC電路及ADC轉(zhuǎn)換器、芯片，DAC電路根據(jù)所述加減計數(shù)器輸出的計數(shù)值產(chǎn)生基準電壓信號；模擬比較器將所述測量電壓信號和輸入的基準電壓信號進行比較，得到比較結(jié)果；所述加減計數(shù)器輸出計數(shù)值并發(fā)送至所述DAC電路；當對第三次及之后輸入的測量電壓信號進行轉(zhuǎn)換時，通過所述差值取絕對值電路對前兩次的轉(zhuǎn)換結(jié)果計算差值的絕對值；所述加減計數(shù)器根據(jù)預(yù)設(shè)和輸入的差值的絕對值調(diào)整本次轉(zhuǎn)換的轉(zhuǎn)換時鐘周期個數(shù)、每個轉(zhuǎn)換時鐘周期的步長，使得降低轉(zhuǎn)換時間，從而降低功耗。

摘要： 一種ADC12壓鑄鋁合金黑色無鉻轉(zhuǎn)化膜處理劑及ADC12壓鑄鋁合金的表面處理方法；轉(zhuǎn)化膜處理劑包括如下濃度的各組分：磷酸1毫升/升?15毫升/升；鉬酸鹽1克/升?15克/升；氟化氫銨1克/升?15克/升；六水硝酸鎳或者六水硝酸鈷1克/升?15克/升；分散劑0.01毫升/升?0.05毫升/升；余量為水。上述ADC12壓鑄鋁合金黑色無鉻轉(zhuǎn)化膜處理劑，能夠在ADC12壓鑄鋁合金表面形成黑色轉(zhuǎn)化膜，且轉(zhuǎn)化膜具有附著力好、耐腐蝕程度高、耐鹽霧性能好以及成膜均勻性好的優(yōu)點，能夠提高ADC12壓鑄鋁合金表面的耐蝕性性能和膜層附著力。上述無鉻轉(zhuǎn)化膜處理劑無鉻，不會對環(huán)境產(chǎn)生污染，因而環(huán)保性較好。

摘要： 時間交織的SAR?ADC采用經(jīng)校準的SAR?ADC電路將采樣的電壓電平轉(zhuǎn)換成串行數(shù)字數(shù)據(jù)?？勺冄舆t時鐘電路將在相應(yīng)SAR?ADC處接收的時鐘信號與模擬串行數(shù)據(jù)的采樣點進行同步。IC和環(huán)境波動導(dǎo)致可變延遲時鐘電路中的延遲，從而偏斜時鐘信號。經(jīng)校準的SAR?ADC檢測可變延遲時鐘電路中的延遲變化。通過延遲可變延遲時鐘電路中的第一時鐘信號，并將延遲時鐘信號的相位與相對于第一時鐘信號具有已知相移的相移時鐘信號進行比較，可變延遲時鐘電路的延遲中的變化可以被檢測為相位差?；谙辔徊畹闹甘?，生成延遲控制信號以控制可變延遲時鐘中的延遲。

摘要： 本發(fā)明提供了一種流水線ADC的級間增益誤差校準方法及其電路、流水線ADC，通過采用從子ADC和子DAC同時進行方向相反的偽隨機噪聲抖動注入，并基于輸入待校準流水級的采樣信號區(qū)間劃分方式，確定待校準流水級的實際增益系數(shù)，進行級間增益誤差的提取。且在從子ADC和子DAC同時進行方向相反的偽隨機噪聲抖動注入時，使余差電壓維持在±1/2*Vref以內(nèi)，可以大大緩解對待校準流水級運放大信號下線性度的要求。對于高精度ADC而言，實現(xiàn)較好的級間增益校準效果。同時，該級間增益誤差校準方法還可以在完成級間增益校準的基礎(chǔ)上，通過子ADC和子DAC同時進行方向相反的偽隨機噪聲抖動注入，能夠?qū)崿F(xiàn)較好的頻譜打散效果，提升流水級ADC的整體動態(tài)范圍。

摘要： 本發(fā)明公開了一種ADC靜態(tài)參數(shù)測試方法及其在ADC測試中的應(yīng)用，可提升ADC的測試精度，處理前，采集ADC輸出數(shù)據(jù)，對輸出數(shù)據(jù)預(yù)處理，獲得預(yù)處理數(shù)據(jù)，計算獲得實際轉(zhuǎn)換電平，計算靜態(tài)參數(shù)INL初始估計值，采用卡爾曼濾波模型對靜態(tài)參數(shù)INL初始估計值進行濾波，獲得靜態(tài)參數(shù)INL最優(yōu)估計值，并計算靜態(tài)參數(shù)DNL，在ADC測試中的應(yīng)用步驟包括：在ADC輸入端輸入正弦信號，采集ADC輸出數(shù)據(jù)，采用上述ADC靜態(tài)參數(shù)測試方法對輸出數(shù)據(jù)進行處理，獲得靜態(tài)參數(shù)INL的最優(yōu)估計值、靜態(tài)參數(shù)DNL，將靜態(tài)參數(shù)INL的最優(yōu)估計值、靜態(tài)參數(shù)DNL分別與相應(yīng)實際靜態(tài)參數(shù)INL、實際靜態(tài)參數(shù)DNL進行對比，根據(jù)對比結(jié)果判斷測量精度。

摘要： 本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種帶恒定偏置電路的ADC輸入緩沖器及ADC，該ADC輸入緩沖器包括緩沖電路和恒定偏置電路；緩沖電路采用推挽式架構(gòu)；恒定偏置電路用于為緩沖電路提供恒定偏置電流，包括第一參考電壓支路、第二參考電壓支路、共模穩(wěn)定支路和復(fù)制支路；其中，第一參考電壓支路和第二參考電壓支路用于提供參考偏置電壓；復(fù)制支路用于通過比例電流鏡和比例電阻實現(xiàn)復(fù)制第一參考電壓支路和第二參考電壓支路中的參考偏置電壓，并向緩沖電路輸出；共模穩(wěn)定支路用于在復(fù)制支路中電流失配時進行分流，使緩沖電路具有恒定的輸出共模電平。本發(fā)明提供了一種低功耗，且對PVT變化具有自動補償功能的高線性度輸入緩沖器。

摘要： 本發(fā)明涉及ADC電路技術(shù)領(lǐng)域，公開了一種逐次逼近型ADC電路及ADC轉(zhuǎn)換器、芯片，DAC電路根據(jù)所述加減計數(shù)器輸出的計數(shù)值產(chǎn)生基準電壓信號；模擬比較器將所述測量電壓信號和輸入的基準電壓信號進行比較，得到比較結(jié)果；所述加減計數(shù)器輸出計數(shù)值并發(fā)送至所述DAC電路；當對第三次及之后輸入的測量電壓信號進行轉(zhuǎn)換時，通過所述差值取絕對值電路對前兩次的轉(zhuǎn)換結(jié)果計算差值的絕對值；所述加減計數(shù)器根據(jù)預(yù)設(shè)和輸入的差值的絕對值調(diào)整本次轉(zhuǎn)換的轉(zhuǎn)換時鐘周期個數(shù)、每個轉(zhuǎn)換時鐘周期的步長，使得降低轉(zhuǎn)換時間，從而降低功耗。

摘要： 本發(fā)明公開了一種SAR型ADC的采樣方法及其SAR型ADC，方法包括獲取設(shè)定的脈沖頻率和脈沖高低電位的占比，計算出脈沖的高電位時間和低電位時間；設(shè)定ADC的采樣速率；根據(jù)設(shè)定的ADC采樣速率計算ADC的采樣時間；根據(jù)脈沖時間以及ADC的采樣時間計算出每個脈沖時間對應(yīng)的高電平ADC采樣次數(shù)和低電平ADC采樣次數(shù)；根據(jù)設(shè)定的ADC采樣速率獲得該采樣速率下的ADC延時時間；根據(jù)ADC延時時間過濾掉對應(yīng)延時時間內(nèi)的采集數(shù)據(jù)，獲得去除延時的采集數(shù)據(jù)；根據(jù)每個脈沖時間對應(yīng)的高電平ADC采樣次數(shù)和低電平ADC采樣次數(shù)從去除延時的采集數(shù)據(jù)中獲取有效采集數(shù)據(jù)。本發(fā)明可以在高速的脈沖輸出環(huán)境下實現(xiàn)精準采樣。

摘要： 本發(fā)明提供一種循環(huán)轉(zhuǎn)換SAR ADC電路、SAR ADC方法，包括：第一采樣開關(guān)、第二采樣開關(guān)、第一數(shù)模轉(zhuǎn)換單元、第二數(shù)模轉(zhuǎn)換單元、殘差信號放大反饋單元、比較器及SAR控制邏輯單元。與傳統(tǒng)SAR ADC電路架構(gòu)相比，本發(fā)明使用循環(huán)轉(zhuǎn)換的方法，反復(fù)利用低位數(shù)SAR ADC，避開高精度SAR ADC轉(zhuǎn)換需要大量數(shù)目的DAC電容以及高精度比較器的設(shè)計難題；通過對殘差信號放大，降低比較器設(shè)計的復(fù)雜程度，通過循環(huán)轉(zhuǎn)換，減少電容數(shù)量，增加單位電容面積滿足高精度的匹配要求，比傳統(tǒng)SAR ADC電路架構(gòu)的電容總面積小。