摘要： 云南電網(wǎng)有限責(zé)任公司(以下簡(jiǎn)稱云南電網(wǎng)公司)牽頭承擔(dān)的國(guó)家重點(diǎn)研發(fā)計(jì)劃“物聯(lián)網(wǎng)與智慧城市關(guān)鍵技術(shù)及示范”重點(diǎn)專項(xiàng)《物聯(lián)網(wǎng)智能感知終端平臺(tái)系統(tǒng)與應(yīng)用驗(yàn)證》項(xiàng)目實(shí)施取得關(guān)鍵突破。該項(xiàng)目由云南電網(wǎng)公司牽頭,重慶大學(xué)、上海交通大學(xué)、江蘇金智科技股份有限公司、中電科新型智慧城市研究院有限公司等10家單位參加。自2019年7月啟動(dòng)以來,項(xiàng)目以能源互聯(lián)、能源與城市互動(dòng)為應(yīng)用主線,研究物聯(lián)網(wǎng)智能感知終端平臺(tái)化關(guān)鍵技術(shù),構(gòu)建了開源、可重構(gòu)終端平臺(tái)系統(tǒng)軟硬件架構(gòu),研制了智能感知終端硬件原型系統(tǒng)及RISC-V片上系統(tǒng)樣片(圖1),開發(fā)了輕量級(jí)操作系統(tǒng),確定智慧城市各應(yīng)用場(chǎng)景下部署的終端數(shù)量和功能性能要求,形成典型應(yīng)用場(chǎng)景下智能感知終端系統(tǒng)應(yīng)用驗(yàn)證的部署實(shí)施方案(圖2)。

摘要： 針對(duì)商用中央處理單元(central processing unit,CPU)的專用許可證授權(quán)費(fèi)用高和卷積神經(jīng)網(wǎng)絡(luò)性能待提升等問題,設(shè)計(jì)了一種基于多視圖并行且具有可配置性的卷積神經(jīng)網(wǎng)絡(luò)加速器,同時(shí)結(jié)合第五代精簡(jiǎn)指令集(reduced instruction set computing, RISC-V)構(gòu)建該加速器的片上系統(tǒng)。首先,擴(kuò)展一組適用高速協(xié)加速器的控制訪問接口和數(shù)據(jù)訪問接口。其次,以多視圖并行與結(jié)構(gòu)復(fù)用的方式實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)各運(yùn)算單元:視圖并行的不同組合將影響卷積單元硬件電路結(jié)構(gòu),因此多視圖并行可通過復(fù)用基本運(yùn)算結(jié)構(gòu)來完成;池化單元由行池化和列池化子單元構(gòu)成,且共享行池化的運(yùn)算結(jié)構(gòu);對(duì)于全連接單元,采用調(diào)整全連接運(yùn)算參數(shù)的方法來適應(yīng)卷積單元的硬件結(jié)構(gòu),從而完成模型間的復(fù)用。然后,針對(duì)不同運(yùn)算單元的硬件結(jié)構(gòu)設(shè)計(jì)不同寄存器組,并結(jié)合開源RISC-V處理器實(shí)現(xiàn)多種網(wǎng)絡(luò)模型。最后,在不同平臺(tái)分別部署卷積、池化和全連接模型,計(jì)算運(yùn)算時(shí)間、吞吐量和速度等。實(shí)驗(yàn)結(jié)果表明,對(duì)于相同卷積結(jié)構(gòu),本文設(shè)計(jì)的加速器和CPU平臺(tái)的速度比是189。在本文設(shè)計(jì)的加速器中部署視覺幾何組(visual geometry group,VGG)的卷積運(yùn)算,其吞吐量可達(dá)178.6 GOPS。綜上所述,利用多視圖并行能夠達(dá)到加速效果,且以配置寄存器方式可實(shí)現(xiàn)不同網(wǎng)絡(luò)模型。

摘要： 本文基于賽靈思的Artix7開發(fā)板,簡(jiǎn)明扼要地闡述了如何構(gòu)建ARM Cortex M0 DS IP核,以及在此平臺(tái)上如何用C語言或匯編語言編程等問題;并介紹了一個(gè)實(shí)例,通過項(xiàng)目快速地跑起來,從而提高學(xué)生進(jìn)行貫穿式學(xué)習(xí)的興趣,低成本、少資源也是搭建系統(tǒng)可靠的物質(zhì)保障。同時(shí),也為進(jìn)一步理解系統(tǒng)結(jié)構(gòu)和框架、后續(xù)開展一系列課程和實(shí)踐的貫穿式學(xué)習(xí)打下良好的基礎(chǔ)。

摘要： 近年來,隨著摩爾定律逼近極限,片上系統(tǒng)(systemonchip,SoC)的發(fā)展已經(jīng)遇到瓶頸.集成更多的功能單元和更大的片上存儲(chǔ)使得芯片面積急劇增大,導(dǎo)致芯片良品率降低,進(jìn)而增加了成本.各大研究機(jī)構(gòu)和芯片制造廠商開始尋求使用先進(jìn)的連接和封裝技術(shù),將原先的芯片拆成多個(gè)體積更小、產(chǎn)量更高且更具成本效益的小芯片(Chiplet)再封裝起來,這種封裝技術(shù)類似于芯片的系統(tǒng)級(jí)封裝(system inpackage,SiP).目前Chiplet的封裝方式?jīng)]有統(tǒng)一的標(biāo)準(zhǔn),可行的方案有通過硅橋進(jìn)行芯片的拼接或是通過中介層進(jìn)行芯片的連接等,按照封裝結(jié)構(gòu)可以分為2D,2.5D,3D.通過歸納整理目前已發(fā)布的小芯片產(chǎn)品,討論了各個(gè)結(jié)構(gòu)的優(yōu)缺點(diǎn).除此之外,多個(gè)小芯片之間的通信結(jié)構(gòu)也是研究的重點(diǎn),傳統(tǒng)的總線或者片上網(wǎng)絡(luò)(networkonchip,NoC)在Chiplet上如何實(shí)現(xiàn),總結(jié)遇到的挑戰(zhàn)和現(xiàn)有解決方案.最后通過對(duì)現(xiàn)有技術(shù)的討論,探索以后小芯片發(fā)展的趨勢(shì)和方向.

摘要： 1965年,晶體管在汽油發(fā)動(dòng)機(jī)上替代了點(diǎn)火系統(tǒng)中的機(jī)械部件。之后,隨著電子技術(shù)的發(fā)展,IGBT、MOSFET、模擬集成電路、數(shù)?；旌霞呻娐贰㈦娫垂芾硇酒?、存儲(chǔ)芯片及傳感芯片等電子器件逐步成為車輛不可或缺的基礎(chǔ)元件。上世紀(jì)八十年代末,在單一硅片上集成了CPU、嵌入式存儲(chǔ)、時(shí)鐘、A/D轉(zhuǎn)換、PWM及I/O等各類外設(shè)接口的微控制器橫空出世。微控制器也稱MCU、單片機(jī)、嵌入式系統(tǒng)、片上系統(tǒng)或System-On-a-Chip。

摘要： 針對(duì)無線電監(jiān)測(cè)設(shè)備的多制式、小型化、便攜式及低功耗等要求,設(shè)計(jì)了一種小型化多制式通用無線監(jiān)測(cè)主控板。該系統(tǒng)采用軟件無線電思想,以ZYNQ系列片上系統(tǒng)(System on Chip,SoC)作為主控單元,采用可編程射頻芯片AD9361為射頻收發(fā)單元核心,開發(fā)了系統(tǒng)處理軟件和測(cè)試軟件,最后進(jìn)行了系統(tǒng)收發(fā)功能實(shí)驗(yàn)驗(yàn)證。結(jié)果表明,該系統(tǒng)可以穩(wěn)定可靠的接收無線電信號(hào),可應(yīng)用于民用無線電監(jiān)測(cè)、軍用小型無人機(jī)以及單兵設(shè)備,具有極大的商用價(jià)值以及軍用價(jià)值。

摘要： 針對(duì)重大自然災(zāi)害中大尺度區(qū)域應(yīng)急通信需求,設(shè)計(jì)了一種高集成度的數(shù)字短波廣播(Digital Radio Mondiale,DRM)發(fā)射系統(tǒng)。為實(shí)現(xiàn)高集成度和設(shè)計(jì)靈活性,采用片上系統(tǒng)(System on Chip,SoC)結(jié)構(gòu),將基帶信號(hào)與上變頻芯片進(jìn)行耦合設(shè)計(jì),利用硬件電路的高速數(shù)據(jù)處理能力完成多載波調(diào)制,并利用軟件設(shè)計(jì)的靈活性在單芯片上生成基帶信號(hào)。采用Zynq-7020開發(fā)板,搭建基帶信號(hào)調(diào)制系統(tǒng),設(shè)計(jì)了無線傳輸整體硬件電路。在提高發(fā)射系統(tǒng)集成度的基礎(chǔ)上,還具有發(fā)射頻點(diǎn)可重構(gòu)的優(yōu)點(diǎn),以有效應(yīng)對(duì)短波頻率選擇性衰落。理論分析與仿真結(jié)果表明,基于SoC結(jié)構(gòu)的DRM調(diào)制系統(tǒng)可以正確穩(wěn)定輸出用于上變頻的器件的基帶I/Q信號(hào),具備較高的工程價(jià)值。

摘要： 本文針對(duì)在金屬的生產(chǎn)和制造過程中的金屬圖片表面異常,設(shè)計(jì)了一種基于第五代精簡(jiǎn)指令集計(jì)算機(jī)的片上系統(tǒng)。運(yùn)用結(jié)構(gòu)精簡(jiǎn)、準(zhǔn)確率高的生成對(duì)抗網(wǎng)絡(luò)算法實(shí)現(xiàn)了對(duì)異常金屬圖片數(shù)據(jù)集的分類;在Xilinx Nexys4 DDR2 FPGA開發(fā)板上通過設(shè)計(jì)的硬件片上系統(tǒng)生成比特流文件,實(shí)現(xiàn)了整個(gè)端到端的識(shí)別系統(tǒng),并結(jié)合已有的數(shù)據(jù)測(cè)試集驗(yàn)證了識(shí)別系統(tǒng)的實(shí)用性。實(shí)驗(yàn)結(jié)果表明,在異常金屬圖片數(shù)據(jù)集中,輸入圖片分辨率為64×64,在板上系統(tǒng)內(nèi)實(shí)現(xiàn)了高達(dá)99.9%的識(shí)別準(zhǔn)確率,為工業(yè)生產(chǎn)制造與異常檢測(cè)提供了質(zhì)量和效率保證。

摘要： 隨著微電子和半導(dǎo)體技術(shù)的高速發(fā)展,單芯片集成技術(shù)和多芯片堆疊技術(shù)不斷取得進(jìn)步,電子設(shè)備芯片化和片上系統(tǒng)實(shí)用化發(fā)展趨勢(shì)明顯。與此同時(shí),雷達(dá)的小型化、低功耗、高集成、芯片化等發(fā)展需求非常迫切,高集成度的芯片化雷達(dá)在軍、民兩大領(lǐng)域均具有較大的發(fā)展與應(yīng)用空間。無人機(jī)、無人戰(zhàn)車和導(dǎo)引頭等小型化作戰(zhàn)裝備不斷興起,對(duì)雷達(dá)芯片化和微型化提出了較為迫切的應(yīng)用需求;智能駕駛、安檢成像、手勢(shì)識(shí)別等民用領(lǐng)域的突破和應(yīng)用,也牽引著芯片雷達(dá)技術(shù)快速發(fā)展。因此,軍事應(yīng)用和民用場(chǎng)景的迫切需求,使得雷達(dá)系統(tǒng)集成度不斷提升,驅(qū)動(dòng)著芯片雷達(dá)技術(shù)的快速發(fā)展。

摘要： 隨著片上系統(tǒng)(SoC)設(shè)計(jì)規(guī)模的增大和集成度的提高,SoC及其配套設(shè)備的可靠性問題被提上議程。以某應(yīng)用于航空環(huán)境的SoC電子設(shè)備為研究對(duì)象,分別采用基于GJB/Z 299C的可靠性預(yù)計(jì)方法(預(yù)計(jì)手冊(cè)方法)和基于失效物理的可靠性預(yù)計(jì)方法(失效物理方法),推演其在典型航空環(huán)境下的失效壽命等參數(shù)。采用兩種方法計(jì)算得到的電子設(shè)備失效壽命分別為10.08年和12.6年。深入對(duì)比分析得知:預(yù)計(jì)手冊(cè)方法工程實(shí)操性強(qiáng)、操作簡(jiǎn)單,只要得到所需的支撐數(shù)據(jù),即可根據(jù)各類別元器件的預(yù)計(jì)模型分析得到電子設(shè)備的可靠性水平;失效物理方法實(shí)施流程繁瑣,需要構(gòu)建產(chǎn)品結(jié)構(gòu)模型,考慮應(yīng)力剖面、使用材料等因素,但在明確產(chǎn)品的主要失效模式與失效機(jī)理中具有一定優(yōu)勢(shì)。

摘要： 波浪觀測(cè)一直是海岸與港口工程模型試驗(yàn)中的重要內(nèi)容，波高測(cè)量的精確與否直接關(guān)系到模型試驗(yàn)結(jié)果的準(zhǔn)確性與可靠性。利用測(cè)量動(dòng)態(tài)液位(壓力)的原理,將MEMS壓阻硅與SOC片上系統(tǒng)兩種技術(shù)結(jié)合,研制成一種新型波高儀,具有數(shù)字量輸出、使用時(shí)不需標(biāo)定、多只同時(shí)測(cè)量的優(yōu)點(diǎn).

摘要： 隨著數(shù)字邏輯系統(tǒng)的功能的復(fù)雜性增加,片上系統(tǒng)正在朝著超大型和高密度的方向發(fā)展.系統(tǒng)規(guī)模擴(kuò)大,但資源利用率下降.該系統(tǒng)的規(guī)模是基于各種功能模塊的組合,各個(gè)模塊并不是時(shí)刻都在工作.因此,系統(tǒng)設(shè)計(jì)從追求超大型、高密度的目標(biāo),轉(zhuǎn)向了提高資源利用率,用有限的資源去實(shí)現(xiàn)超大型的邏輯設(shè)計(jì)的目標(biāo).FPGA動(dòng)態(tài)重新配置技術(shù)是通過分時(shí)復(fù)用資源動(dòng)態(tài),以滿足更大規(guī)模應(yīng)用的需要.文中著眼于FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的實(shí)現(xiàn)與應(yīng)用,給出了基于賽靈思公司Virtex-5系列的xc51x50t-ff1136芯片的可重構(gòu)技術(shù)設(shè)計(jì)方案.實(shí)驗(yàn)結(jié)果表明,動(dòng)態(tài)可重構(gòu)技術(shù)可以靈活地用于邏輯設(shè)計(jì),以滿足大規(guī)模應(yīng)用的需要.

摘要： 隨著導(dǎo)航技術(shù)的迅猛發(fā)展,基于SoC(System On Chip)架構(gòu)的導(dǎo)航芯片逐漸成為業(yè)界主流.如何使用硬件電路來實(shí)現(xiàn)GNSS信號(hào)捕獲跟蹤處理過程中復(fù)雜運(yùn)算成為研究熱點(diǎn).坐標(biāo)旋轉(zhuǎn)算法(Coordinate Rotational Digital Computer,CORDIC)是一種用迭代的方式完成矢量旋轉(zhuǎn)的方法.利用CORDIC算法實(shí)現(xiàn)復(fù)雜運(yùn)算過程中只有加減、移位和迭代操作,處理簡(jiǎn)單,易于在硬件中實(shí)現(xiàn).本文基于CORDIC算法原理,給出了導(dǎo)航SoC芯片GNSS跟蹤處理過程中所需要用到的三種復(fù)雜運(yùn)算(atan、atan2、平方和開根號(hào))的CORDIC迭代計(jì)算的仿真結(jié)果和分析結(jié)果.最后,基于VC仿真鏈路實(shí)現(xiàn)了在跟蹤環(huán)路中具有通用性的CORDIC計(jì)算模塊,并仿真了其計(jì)算精度,仿真結(jié)果證明經(jīng)過本文所述處理過程后,三種復(fù)雜運(yùn)算的計(jì)算精度滿足要求.

摘要： 隨著導(dǎo)航技術(shù)的迅猛發(fā)展,基于SoC(System On Chip)架構(gòu)的導(dǎo)航芯片逐漸成為業(yè)界主流.如何使用硬件電路來實(shí)現(xiàn)GNSS信號(hào)捕獲跟蹤處理過程中復(fù)雜運(yùn)算成為研究熱點(diǎn).坐標(biāo)旋轉(zhuǎn)算法(Coordinate Rotational Digital Computer,CORDIC)是一種用迭代的方式完成矢量旋轉(zhuǎn)的方法.利用CORDIC算法實(shí)現(xiàn)復(fù)雜運(yùn)算過程中只有加減、移位和迭代操作,處理簡(jiǎn)單,易于在硬件中實(shí)現(xiàn).本文基于CORDIC算法原理,給出了導(dǎo)航SoC芯片GNSS跟蹤處理過程中所需要用到的三種復(fù)雜運(yùn)算(atan、atan2、平方和開根號(hào))的CORDIC迭代計(jì)算的仿真結(jié)果和分析結(jié)果.最后,基于VC仿真鏈路實(shí)現(xiàn)了在跟蹤環(huán)路中具有通用性的CORDIC計(jì)算模塊,并仿真了其計(jì)算精度,仿真結(jié)果證明經(jīng)過本文所述處理過程后,三種復(fù)雜運(yùn)算的計(jì)算精度滿足要求.

摘要： 隨著導(dǎo)航技術(shù)的迅猛發(fā)展,基于SoC(System On Chip)架構(gòu)的導(dǎo)航芯片逐漸成為業(yè)界主流.如何使用硬件電路來實(shí)現(xiàn)GNSS信號(hào)捕獲跟蹤處理過程中復(fù)雜運(yùn)算成為研究熱點(diǎn).坐標(biāo)旋轉(zhuǎn)算法(Coordinate Rotational Digital Computer,CORDIC)是一種用迭代的方式完成矢量旋轉(zhuǎn)的方法.利用CORDIC算法實(shí)現(xiàn)復(fù)雜運(yùn)算過程中只有加減、移位和迭代操作,處理簡(jiǎn)單,易于在硬件中實(shí)現(xiàn).本文基于CORDIC算法原理,給出了導(dǎo)航SoC芯片GNSS跟蹤處理過程中所需要用到的三種復(fù)雜運(yùn)算(atan、atan2、平方和開根號(hào))的CORDIC迭代計(jì)算的仿真結(jié)果和分析結(jié)果.最后,基于VC仿真鏈路實(shí)現(xiàn)了在跟蹤環(huán)路中具有通用性的CORDIC計(jì)算模塊,并仿真了其計(jì)算精度,仿真結(jié)果證明經(jīng)過本文所述處理過程后,三種復(fù)雜運(yùn)算的計(jì)算精度滿足要求.

摘要： 隨著導(dǎo)航技術(shù)的迅猛發(fā)展,基于SoC(System On Chip)架構(gòu)的導(dǎo)航芯片逐漸成為業(yè)界主流.如何使用硬件電路來實(shí)現(xiàn)GNSS信號(hào)捕獲跟蹤處理過程中復(fù)雜運(yùn)算成為研究熱點(diǎn).坐標(biāo)旋轉(zhuǎn)算法(Coordinate Rotational Digital Computer,CORDIC)是一種用迭代的方式完成矢量旋轉(zhuǎn)的方法.利用CORDIC算法實(shí)現(xiàn)復(fù)雜運(yùn)算過程中只有加減、移位和迭代操作,處理簡(jiǎn)單,易于在硬件中實(shí)現(xiàn).本文基于CORDIC算法原理,給出了導(dǎo)航SoC芯片GNSS跟蹤處理過程中所需要用到的三種復(fù)雜運(yùn)算(atan、atan2、平方和開根號(hào))的CORDIC迭代計(jì)算的仿真結(jié)果和分析結(jié)果.最后,基于VC仿真鏈路實(shí)現(xiàn)了在跟蹤環(huán)路中具有通用性的CORDIC計(jì)算模塊,并仿真了其計(jì)算精度,仿真結(jié)果證明經(jīng)過本文所述處理過程后,三種復(fù)雜運(yùn)算的計(jì)算精度滿足要求.

摘要： ARM提出的TrustZone技術(shù)是一種系統(tǒng)級(jí)的安全解決方案,由于其對(duì)系統(tǒng)的功耗、性能和面積影響很小,目前得到了廣泛的關(guān)注和應(yīng)用.本文在分析TrustZone技術(shù)原理的基礎(chǔ)上,設(shè)計(jì)了一種"通用計(jì)算"+"安全管控"的雙核安全隔離SoC架構(gòu),同時(shí)對(duì)架構(gòu)中的關(guān)鍵組件進(jìn)行了解釋,并詳細(xì)闡述了安全啟動(dòng)的原理和過程.最后從設(shè)計(jì)復(fù)雜度、安全性及性能、面積、功耗等幾個(gè)方面與原生TrustZone架構(gòu)進(jìn)行了對(duì)比分析.結(jié)果表明,所設(shè)計(jì)的雙核架構(gòu)不要求CPU本身具備TrustZone特性,該架構(gòu)在提供不低于原生架構(gòu)安全性的前提下,可有效減少軟件設(shè)計(jì)的復(fù)雜度,同時(shí)對(duì)硬件設(shè)計(jì)的復(fù)雜度和面積影響較小.此外,采用雙核架構(gòu)設(shè)計(jì)可以在功耗和性能之間得到更好的平衡.

摘要： ARM提出的TrustZone技術(shù)是一種系統(tǒng)級(jí)的安全解決方案,由于其對(duì)系統(tǒng)的功耗、性能和面積影響很小,目前得到了廣泛的關(guān)注和應(yīng)用.本文在分析TrustZone技術(shù)原理的基礎(chǔ)上,設(shè)計(jì)了一種"通用計(jì)算"+"安全管控"的雙核安全隔離SoC架構(gòu),同時(shí)對(duì)架構(gòu)中的關(guān)鍵組件進(jìn)行了解釋,并詳細(xì)闡述了安全啟動(dòng)的原理和過程.最后從設(shè)計(jì)復(fù)雜度、安全性及性能、面積、功耗等幾個(gè)方面與原生TrustZone架構(gòu)進(jìn)行了對(duì)比分析.結(jié)果表明,所設(shè)計(jì)的雙核架構(gòu)不要求CPU本身具備TrustZone特性,該架構(gòu)在提供不低于原生架構(gòu)安全性的前提下,可有效減少軟件設(shè)計(jì)的復(fù)雜度,同時(shí)對(duì)硬件設(shè)計(jì)的復(fù)雜度和面積影響較小.此外,采用雙核架構(gòu)設(shè)計(jì)可以在功耗和性能之間得到更好的平衡.

摘要： ARM提出的TrustZone技術(shù)是一種系統(tǒng)級(jí)的安全解決方案,由于其對(duì)系統(tǒng)的功耗、性能和面積影響很小,目前得到了廣泛的關(guān)注和應(yīng)用.本文在分析TrustZone技術(shù)原理的基礎(chǔ)上,設(shè)計(jì)了一種"通用計(jì)算"+"安全管控"的雙核安全隔離SoC架構(gòu),同時(shí)對(duì)架構(gòu)中的關(guān)鍵組件進(jìn)行了解釋,并詳細(xì)闡述了安全啟動(dòng)的原理和過程.最后從設(shè)計(jì)復(fù)雜度、安全性及性能、面積、功耗等幾個(gè)方面與原生TrustZone架構(gòu)進(jìn)行了對(duì)比分析.結(jié)果表明,所設(shè)計(jì)的雙核架構(gòu)不要求CPU本身具備TrustZone特性,該架構(gòu)在提供不低于原生架構(gòu)安全性的前提下,可有效減少軟件設(shè)計(jì)的復(fù)雜度,同時(shí)對(duì)硬件設(shè)計(jì)的復(fù)雜度和面積影響較小.此外,采用雙核架構(gòu)設(shè)計(jì)可以在功耗和性能之間得到更好的平衡.

摘要： ARM提出的TrustZone技術(shù)是一種系統(tǒng)級(jí)的安全解決方案,由于其對(duì)系統(tǒng)的功耗、性能和面積影響很小,目前得到了廣泛的關(guān)注和應(yīng)用.本文在分析TrustZone技術(shù)原理的基礎(chǔ)上,設(shè)計(jì)了一種"通用計(jì)算"+"安全管控"的雙核安全隔離SoC架構(gòu),同時(shí)對(duì)架構(gòu)中的關(guān)鍵組件進(jìn)行了解釋,并詳細(xì)闡述了安全啟動(dòng)的原理和過程.最后從設(shè)計(jì)復(fù)雜度、安全性及性能、面積、功耗等幾個(gè)方面與原生TrustZone架構(gòu)進(jìn)行了對(duì)比分析.結(jié)果表明,所設(shè)計(jì)的雙核架構(gòu)不要求CPU本身具備TrustZone特性,該架構(gòu)在提供不低于原生架構(gòu)安全性的前提下,可有效減少軟件設(shè)計(jì)的復(fù)雜度,同時(shí)對(duì)硬件設(shè)計(jì)的復(fù)雜度和面積影響較小.此外,采用雙核架構(gòu)設(shè)計(jì)可以在功耗和性能之間得到更好的平衡.

摘要： 用于軌道車輛的部分襯片式盤式制動(dòng)器的制動(dòng)襯片具有襯片支座(3)和多個(gè)摩擦元件，這些摩擦元件相對(duì)于所述襯片支座(3)可樞轉(zhuǎn)地設(shè)置，其中，襯片支座(3)具有球缺形窩并且摩擦元件具有用于可樞轉(zhuǎn)地引導(dǎo)的第一球形拱頂，每個(gè)所述摩擦元件具有貫穿襯片支座(3)的保持元件(6)，彈簧元件(7′)支承在所述保持元件上，其中，每個(gè)摩擦元件借助所述彈簧元件(7′)相對(duì)于襯片支座(3)被夾緊，所述彈簧元件或支承該彈簧元件的固定元件(8)由于頭部件(63)的塑性變形被力鎖合地以及形鎖合地固定在保持元件(6)的容納在襯片支座(3)的空隙部中的頭部件(63)上。

摘要： 提供一種片上系統(tǒng)、操作片上系統(tǒng)的方法和包括片上系統(tǒng)的設(shè)備。所述操作片上系統(tǒng)（SoC）的方法包括使用加密密鑰將原數(shù)據(jù)轉(zhuǎn)換為密碼數(shù)據(jù)并且將密碼數(shù)據(jù)直接傳送到存儲(chǔ)器控制器，所述存儲(chǔ)器控制器控制非易失性存儲(chǔ)器的操作。加密密鑰可以通過一次性可編程（OTP）存儲(chǔ)器來輸出。

摘要： 提供了一種片上系統(tǒng)，其包括時(shí)鐘控制器，該時(shí)鐘控制器被配置為基于至少一個(gè)功能塊的工作狀態(tài)從激活狀態(tài)至空閑狀態(tài)的改變，降低至少一個(gè)功能塊的工作頻率。在操作包括至少一個(gè)功能塊的片上系統(tǒng)的方法中，基于至少一個(gè)功能塊的工作狀態(tài)從激活狀態(tài)至空閑狀態(tài)的改變，降低至少一個(gè)功能塊的工作頻率。降低的工作頻率大于0。

摘要： 提供一種片上系統(tǒng)、操作片上系統(tǒng)的方法及具有片上系統(tǒng)的系統(tǒng)。一種數(shù)據(jù)處理系統(tǒng)，包括：PLL，被配置為接收參考時(shí)鐘并產(chǎn)生公共的時(shí)鐘；處理單元，被配置為基于溫度、電壓或工藝信息中的一個(gè)來輸出操作條件數(shù)據(jù)；至少兩個(gè)數(shù)據(jù)處理電路，每個(gè)數(shù)據(jù)處理電路包括：第一時(shí)鐘信號(hào)發(fā)生器，被配置為接收公共的時(shí)鐘信號(hào)，第一時(shí)鐘信號(hào)發(fā)生器具有被配置為基于操作條件數(shù)據(jù)來調(diào)整時(shí)鐘信號(hào)傳輸延時(shí)的第一時(shí)鐘延遲調(diào)整電路；第二時(shí)鐘信號(hào)發(fā)生器，被配置為接收公共的時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)發(fā)生器具有被配置為基于操作條件數(shù)據(jù)來調(diào)整時(shí)鐘信號(hào)傳輸延時(shí)的第二時(shí)鐘延遲調(diào)整電路。

摘要： 提供一種片上系統(tǒng)、操作片上系統(tǒng)的方法和包括片上系統(tǒng)的裝置。所述片上系統(tǒng)可包括：主裝置，被配置為執(zhí)行動(dòng)態(tài)電壓和頻率調(diào)節(jié)(DVFS)程序；從裝置，被配置為與主裝置進(jìn)行通信；和/或性能監(jiān)視單元，被配置為接收在指令被主裝置處理時(shí)產(chǎn)生的第一事件，被配置為通過對(duì)第二事件的數(shù)量進(jìn)行計(jì)數(shù)來產(chǎn)生第一計(jì)數(shù)值，第二事件的數(shù)量對(duì)應(yīng)于與第一事件相關(guān)的指令的總數(shù)，并且被配置為通過對(duì)第三事件的數(shù)量進(jìn)行計(jì)數(shù)來產(chǎn)生第二計(jì)數(shù)值，第三事件與第一事件之中的可通過主裝置和從裝置之間的交互被處理的第一指令相關(guān)。DVFS程序可被配置為基于第一計(jì)數(shù)值和第二計(jì)數(shù)值來產(chǎn)生用于控制主裝置和從裝置中的至少一個(gè)的DVFS的控制信號(hào)。

摘要： 本發(fā)明提供一種片上系統(tǒng)、操作片上系統(tǒng)的方法和包括片上系統(tǒng)的設(shè)備。所述操作片上系統(tǒng)（SoC）的方法包括使用加密密鑰將原數(shù)據(jù)轉(zhuǎn)換為密碼數(shù)據(jù)并且將密碼數(shù)據(jù)直接傳送到存儲(chǔ)器控制器，所述存儲(chǔ)器控制器控制非易失性存儲(chǔ)器的操作。加密密鑰可以通過一次性可編程（OTP）存儲(chǔ)器來輸出。

摘要： 一種片上系統(tǒng)，包括：處理單元，包括第一處理電路和第二處理電路；連接電路，被配置為形成將所述第一處理電路和所述第二處理電路中的一個(gè)連接到外部電容器的路徑；以及控制器，被配置為基于所述第一處理電路和所述第二處理電路中的至少一個(gè)的狀態(tài)來控制所述連接電路。

摘要： 提供用于片上系統(tǒng)的功耗控制系統(tǒng)、片上系統(tǒng)和計(jì)算裝置。所述功耗控制系統(tǒng)，包括：多個(gè)工藝傳感器；功耗控制器，包括：鏈控制器，用于從多個(gè)工藝傳感器分別收集至少一個(gè)計(jì)數(shù)值，并針對(duì)多個(gè)工藝傳感器的計(jì)數(shù)值進(jìn)行加權(quán)計(jì)算以確定片上系統(tǒng)在第一工作條件下的工藝偏差；電壓和頻率計(jì)算單元，用于根據(jù)工藝偏差確定片上系統(tǒng)要調(diào)節(jié)到的目標(biāo)頻率和/或目標(biāo)電壓；調(diào)壓信號(hào)生成單元，用于根據(jù)目標(biāo)電壓生成用于調(diào)節(jié)片上系統(tǒng)的供電電壓的調(diào)壓信號(hào)，變頻控制單元，用于根據(jù)目標(biāo)頻率生成用于調(diào)節(jié)片上系統(tǒng)的時(shí)鐘頻率的調(diào)頻信號(hào)。這樣確定的工藝偏差更加準(zhǔn)確，從而基于該工藝偏差計(jì)算出的目標(biāo)頻率和目標(biāo)電壓也更適應(yīng)當(dāng)前工作條件。

摘要： 提供了片上系統(tǒng)(SOC)、操作片上系統(tǒng)的方法和存儲(chǔ)系統(tǒng)。所述SOC包括安全處理器。安全處理器包括：加密/ECC編碼處理器，所述加密/ECC編碼處理器被配置為使用元數(shù)據(jù)對(duì)所述數(shù)據(jù)執(zhí)行加密操作，并通過對(duì)加密數(shù)據(jù)和所述元數(shù)據(jù)執(zhí)行ECC編碼處理來生成ECC數(shù)據(jù)；解密/ECC解碼處理器，所述解密/ECC解碼處理器被配置為通過使用所述ECC數(shù)據(jù)執(zhí)行ECC解碼處理來提取所述加密數(shù)據(jù)和所述元數(shù)據(jù)，并通過使用所述元數(shù)據(jù)對(duì)所述加密數(shù)據(jù)執(zhí)行解密操作來恢復(fù)所述數(shù)據(jù)；以及地址控制器，所述地址控制器被配置為接收與所述數(shù)據(jù)的存儲(chǔ)有關(guān)的第一地址，基于所述第一地址生成第二地址，以及基于所述第二地址執(zhí)行識(shí)別存儲(chǔ)器中的用于存儲(chǔ)所述元數(shù)據(jù)和所述ECC數(shù)據(jù)的同一區(qū)域的地址生成操作。

摘要： 公開了一種操作片上系統(tǒng)(SOC)的方法，該片上系統(tǒng)包括中央處理單元(CPU)和應(yīng)用了動(dòng)態(tài)電壓和頻率縮放(DVFS)的目標(biāo)硬件。該方法包括確定目標(biāo)硬件的操作方案；基于目標(biāo)硬件的操作方案，設(shè)置用于將DVFS應(yīng)用于目標(biāo)硬件的DVFS應(yīng)用方案；以及基于DVFS應(yīng)用方案在目標(biāo)硬件上執(zhí)行DVFS。