摘要： 當(dāng)前形勢下的作戰(zhàn)對(duì)象和作戰(zhàn)環(huán)境要求雷達(dá)系統(tǒng)同時(shí)具備多功能、寬帶成像、檢測識(shí)別一體化等能力。一個(gè)能夠滿足海量數(shù)據(jù)高速、實(shí)時(shí)、穩(wěn)定傳輸?shù)睦走_(dá)信號(hào)處理架構(gòu)則是實(shí)現(xiàn)這一切的前提。本文介紹了一種基于監(jiān)測總線的RapidIO系統(tǒng)。該系統(tǒng)采用可配置的靜態(tài)路由枚舉技術(shù),并且通過監(jiān)測總線對(duì)處理節(jié)點(diǎn)狀態(tài)進(jìn)行監(jiān)測、診斷和恢復(fù),構(gòu)建了全交換實(shí)時(shí)可重構(gòu)的雷達(dá)信號(hào)處理系統(tǒng),提高了系統(tǒng)的可靠性,實(shí)現(xiàn)了穩(wěn)定、高效的數(shù)據(jù)傳輸。實(shí)踐證明該方法具有較高的工程實(shí)際應(yīng)用價(jià)值。

摘要： 針對(duì)高效視頻編碼(high efficiency video coding,HEVC)分像素運(yùn)動(dòng)估計(jì)亮度分量插值算法計(jì)算量大、冗余度高、難以實(shí)現(xiàn)不同編碼塊之間靈活切換的問題,提出一種動(dòng)態(tài)可重構(gòu)且具有高數(shù)據(jù)復(fù)用率的分像素插值算法實(shí)現(xiàn)方法。根據(jù)編碼單元(coding unit,CU)的規(guī)模和大小自適應(yīng)地對(duì)其周圍參考像素塊進(jìn)行插值計(jì)算,得到最優(yōu)預(yù)測單元的編碼模式和運(yùn)動(dòng)矢量。實(shí)驗(yàn)結(jié)果表明,與專用硬件實(shí)現(xiàn)的分像素插值算法相比,不同編碼塊靈活切換的同時(shí),參考像素的讀取數(shù)量減少43.8%,硬件資源消耗減少18.5%。

摘要： 為解決ADC測試平臺(tái)FPGA程序需兼容不同種類ADC及平臺(tái)重構(gòu)升級(jí)時(shí)間過長的問題,文章基于ARM+FPGA架構(gòu),提出基于Zlib解壓縮算法的自動(dòng)重構(gòu)升級(jí)方法,很好的解決了在ADC芯片測試中更換待測AD芯片類型后需要重新下載FPGA比特流文件導(dǎo)致重構(gòu)升級(jí)耗時(shí)較長問題。該升級(jí)系統(tǒng)無論是運(yùn)行于ARM硬核的應(yīng)用功能軟件還是運(yùn)行于可編程邏輯部分都具有較高計(jì)算性能的,使異構(gòu)測試平臺(tái)能更快更的高效的動(dòng)態(tài)重構(gòu)。

摘要： 隨著天基網(wǎng)絡(luò)應(yīng)用范圍的不斷擴(kuò)大和承擔(dān)任務(wù)重要性的持續(xù)提升,天基網(wǎng)絡(luò)及通信衛(wèi)星星座建設(shè)將在未來網(wǎng)絡(luò)通信中發(fā)揮越來越重要的作用.天基資源管理技術(shù)對(duì)于天基網(wǎng)絡(luò)業(yè)務(wù)負(fù)載的實(shí)時(shí)性和高效性保證具有重要的意義.文章就天基網(wǎng)絡(luò)的現(xiàn)狀和業(yè)務(wù)特點(diǎn)進(jìn)行分析,針對(duì)天基信息網(wǎng)絡(luò)的資源管理系統(tǒng)功能和特點(diǎn),對(duì)資源動(dòng)態(tài)管理技術(shù),包括實(shí)現(xiàn)場景、功能重構(gòu)和資源分配進(jìn)行研究,針對(duì)實(shí)時(shí)的資源分配,基于首價(jià)密封(First price sealed-bid,FPSB)拍賣博弈提出了一種自適應(yīng)分布式資源分配方法,并進(jìn)行了相應(yīng)的分配方案設(shè)計(jì).最后通過對(duì)天基網(wǎng)絡(luò)場景的仿真,證明了該方法在提高天基網(wǎng)絡(luò)資源利用率和系統(tǒng)運(yùn)行效率上的優(yōu)勢.

摘要： 基于視頻陣列處理器高效視頻編碼HEVC實(shí)現(xiàn)中,HEVC靈活的編碼塊增加了率失真優(yōu)化算法硬件實(shí)現(xiàn)的難度,難以實(shí)現(xiàn)陣列規(guī)模和不同塊的靈活切換.針對(duì)這一問題,提出一種動(dòng)態(tài)可重構(gòu)的率失真優(yōu)化實(shí)現(xiàn)方法.基于上下文切換的動(dòng)態(tài)重構(gòu)機(jī)制,完成不同規(guī)模、不同塊大小算法之間的靈活切換,并以率失真優(yōu)化算法作為幀內(nèi)模式選擇的判別依據(jù),實(shí)現(xiàn)幀內(nèi)預(yù)測的模式重構(gòu).實(shí)驗(yàn)結(jié)果表明,與專用硬件實(shí)現(xiàn)的率失真優(yōu)化算法相比,在算法靈活切換的同時(shí),硬件面積減少了8.2％,算法執(zhí)行的時(shí)鐘周期數(shù)減少了16.5％.

摘要： 主要研究具有節(jié)點(diǎn)互換性的傳感器網(wǎng)絡(luò)及其應(yīng)用開發(fā)技術(shù).針對(duì)現(xiàn)場可編程門陣列(FPGA)片上傳感器網(wǎng)絡(luò)的實(shí)時(shí)監(jiān)控和有效控制,提出了不同的低層微體系結(jié)構(gòu)設(shè)計(jì)和框架.其主要目標(biāo)是利用自主傳感器代理設(shè)計(jì)低功耗、低成本、高精度的監(jiān)控機(jī)制,并利用FPGA對(duì)片上傳感器網(wǎng)絡(luò)進(jìn)行動(dòng)態(tài)重構(gòu)控制.通過采集電壓、溫度等動(dòng)態(tài)、實(shí)時(shí)監(jiān)測參數(shù),使系統(tǒng)具有自感知能力,提高了FPGA資源的利用率和功耗.對(duì)所提出的設(shè)計(jì)進(jìn)行了FPGA綜合、位置和路徑的設(shè)計(jì)和實(shí)現(xiàn).綜合和實(shí)現(xiàn)后的結(jié)果表明,與以前的方法相比,FPGA邏輯資源的利用率和所有片上傳感器元件的有效功耗都有顯著降低.此外,FPGA測試的片上傳感器讀數(shù)的實(shí)驗(yàn)結(jié)果表明,測量的電壓和溫度具有較高的精度.

摘要： 為滿足卷積神經(jīng)網(wǎng)絡(luò)業(yè)務(wù)處理的靈活性和高性能需求,提出一種基于軟件定義的可重構(gòu)卷積神經(jīng)網(wǎng)絡(luò)架構(gòu)。該架構(gòu)采用歸一化處理流程實(shí)現(xiàn)卷積層網(wǎng)絡(luò)的動(dòng)態(tài)重構(gòu)與運(yùn)算模式的加速。采用AHB和AXI的雙總線架構(gòu),實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)的流水計(jì)算。通過軟件定義在FPGA上實(shí)現(xiàn)了不同網(wǎng)絡(luò)結(jié)構(gòu)下的數(shù)據(jù)集實(shí)時(shí)處理。實(shí)驗(yàn)結(jié)果表明,所設(shè)計(jì)的FPGA電路能夠?qū)崿F(xiàn)兩種網(wǎng)絡(luò)模型的軟件定義,網(wǎng)絡(luò)模型與輸入數(shù)據(jù)集相同的條件下,該架構(gòu)的運(yùn)算處理能力為CPU的10倍,運(yùn)算能耗比為GPU的2倍。

摘要： 隨著網(wǎng)電攻擊一體化能力的提升,戰(zhàn)術(shù)無線通信系統(tǒng)的上層通信協(xié)議和物理層信號(hào)結(jié)構(gòu)與參數(shù)等面臨著易被攻擊、被干擾和被截獲等安全威脅.現(xiàn)有的無線通信采用鏈路層和物理層獨(dú)立設(shè)計(jì)方法,通過鏈路層信息加密、物理層信號(hào)抗干擾等措施保障信息安全傳輸.這種鏈路層和物理層獨(dú)立處理架構(gòu)已不能抵抗敵方強(qiáng)大的截獲偵聽破譯所造成的安全威脅,需要從無線傳輸?shù)奈锢韺幼龊眯畔踩珎鬏數(shù)?第一道防線".因此,以物理層安全和動(dòng)態(tài)可重構(gòu)波形技術(shù)為基礎(chǔ),實(shí)現(xiàn)特征動(dòng)態(tài)隱藏安全寬帶傳輸技術(shù),通過多維度的信號(hào)捷變,隱藏或減弱信號(hào)特征,有效提升信號(hào)抗截獲與信息抗分析能力,實(shí)現(xiàn)通信與安全深度融合,提高戰(zhàn)術(shù)無線通信系統(tǒng)的安全防護(hù)能力.

摘要： 為滿足卷積神經(jīng)網(wǎng)絡(luò)業(yè)務(wù)處理的靈活性和高性能需求,提出一種基于軟件定義的可重構(gòu)卷積神經(jīng)網(wǎng)絡(luò)架構(gòu).該架構(gòu)采用歸一化處理流程實(shí)現(xiàn)卷積層網(wǎng)絡(luò)的動(dòng)態(tài)重構(gòu)與運(yùn)算模式的加速.采用AHB和AXI的雙總線架構(gòu),實(shí)現(xiàn)卷積神經(jīng)網(wǎng)絡(luò)的流水計(jì)算.通過軟件定義在FPGA上實(shí)現(xiàn)了不同網(wǎng)絡(luò)結(jié)構(gòu)下的數(shù)據(jù)集實(shí)時(shí)處理.實(shí)驗(yàn)結(jié)果表明,所設(shè)計(jì)的FPGA電路能夠?qū)崿F(xiàn)兩種網(wǎng)絡(luò)模型的軟件定義,網(wǎng)絡(luò)模型與輸入數(shù)據(jù)集相同的條件下,該架構(gòu)的運(yùn)算處理能力為CPU的10倍,運(yùn)算能耗比為GPU的2倍.

摘要： 不同應(yīng)用場景的信號(hào)處理對(duì)實(shí)現(xiàn)平臺(tái)提出了通用化、虛擬化的要求.該文針對(duì)這些需求,提出了基于異構(gòu)計(jì)算的信號(hào)處理平臺(tái).平臺(tái)設(shè)計(jì)采用了大規(guī)模并行處理架構(gòu)和對(duì)等式異構(gòu)資源組織形式,使用ROCE接口與交換單元對(duì)FP-GA、DSP與CPU等計(jì)算資源進(jìn)行互聯(lián);同時(shí)使用動(dòng)態(tài)可重構(gòu)技術(shù)進(jìn)行FPGA資源虛擬化,使用docker方案進(jìn)行軟件虛擬化,以充分完成系統(tǒng)集成和資源調(diào)度.最后通過典型的通信任務(wù)對(duì)異構(gòu)通用信號(hào)處理平臺(tái)原型機(jī)進(jìn)行了驗(yàn)證.

摘要： 隨著數(shù)字邏輯系統(tǒng)的功能的復(fù)雜性增加,片上系統(tǒng)正在朝著超大型和高密度的方向發(fā)展.系統(tǒng)規(guī)模擴(kuò)大,但資源利用率下降.該系統(tǒng)的規(guī)模是基于各種功能模塊的組合,各個(gè)模塊并不是時(shí)刻都在工作.因此,系統(tǒng)設(shè)計(jì)從追求超大型、高密度的目標(biāo),轉(zhuǎn)向了提高資源利用率,用有限的資源去實(shí)現(xiàn)超大型的邏輯設(shè)計(jì)的目標(biāo).FPGA動(dòng)態(tài)重新配置技術(shù)是通過分時(shí)復(fù)用資源動(dòng)態(tài),以滿足更大規(guī)模應(yīng)用的需要.文中著眼于FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的實(shí)現(xiàn)與應(yīng)用,給出了基于賽靈思公司Virtex-5系列的xc51x50t-ff1136芯片的可重構(gòu)技術(shù)設(shè)計(jì)方案.實(shí)驗(yàn)結(jié)果表明,動(dòng)態(tài)可重構(gòu)技術(shù)可以靈活地用于邏輯設(shè)計(jì),以滿足大規(guī)模應(yīng)用的需要.

摘要： 動(dòng)態(tài)可重構(gòu)的光分插復(fù)用器(ROADM)在光通信網(wǎng)絡(luò)與傳感網(wǎng)絡(luò)中有重要的應(yīng)用,而且是對(duì)目前正在使用的非重構(gòu)的光網(wǎng)絡(luò)升級(jí)的核心技術(shù)之一.超大規(guī)模、高可靠性的傳感器網(wǎng)絡(luò)對(duì)可重構(gòu)的OADM需求尤其迫切.結(jié)合本課題組承擔(dān)的863項(xiàng)目的研究成果,對(duì)該技術(shù)進(jìn)行介紹。

摘要： 本文介紹了可重構(gòu)系統(tǒng)的設(shè)計(jì)思想,提出了基于組件的動(dòng)態(tài)可重構(gòu)測試軟件系統(tǒng)的體系結(jié)構(gòu)、組件模型以及程序模型。研究了系統(tǒng)的運(yùn)行性能,通過數(shù)據(jù)流并行與流水線并行能夠大幅度的提高吞吐率。最后給出了兩個(gè)應(yīng)用實(shí)例。

摘要： FPGA市場已經(jīng)進(jìn)入極速發(fā)展時(shí)代，不同的銷售商已向市場投入更多更快的FPGA器件。本文重點(diǎn)介紹了動(dòng)態(tài)重構(gòu)FPGA及其基本結(jié)構(gòu)、特點(diǎn)；在此基礎(chǔ)上本文探討了基于BIST技術(shù)的FPGA延時(shí)故障測試方法，并成功應(yīng)用于Lanice ORCA2C系列FPGA中。實(shí)驗(yàn)證明，該BIST方法是可行且有效的，并且不需要昂貴的ATE設(shè)備。

摘要： 本文介紹了LED光源在航天照明領(lǐng)域的應(yīng)用現(xiàn)狀及優(yōu)勢。針對(duì)單粒子效應(yīng)給航天照明控制電路帶來的威脅,利用FPGA的分層設(shè)計(jì)特性,分別提出了三模冗余和可重構(gòu)兩種方法對(duì)控制電路進(jìn)行冗余設(shè)計(jì),以提高照明系統(tǒng)的可靠性。

摘要： 本文介紹了LED光源在航天照明領(lǐng)域的應(yīng)用現(xiàn)狀及優(yōu)勢。針對(duì)單粒子效應(yīng)給航天照明控制電路帶來的威脅,利用FPGA的分層設(shè)計(jì)特性,分別提出了三模冗余和可重構(gòu)兩種方法對(duì)控制電路進(jìn)行冗余設(shè)計(jì),以提高照明系統(tǒng)的可靠性。

摘要： 本文介紹了LED光源在航天照明領(lǐng)域的應(yīng)用現(xiàn)狀及優(yōu)勢。針對(duì)單粒子效應(yīng)給航天照明控制電路帶來的威脅,利用FPGA的分層設(shè)計(jì)特性,分別提出了三模冗余和可重構(gòu)兩種方法對(duì)控制電路進(jìn)行冗余設(shè)計(jì),以提高照明系統(tǒng)的可靠性。

摘要： 本文介紹了LED光源在航天照明領(lǐng)域的應(yīng)用現(xiàn)狀及優(yōu)勢。針對(duì)單粒子效應(yīng)給航天照明控制電路帶來的威脅,利用FPGA的分層設(shè)計(jì)特性,分別提出了三模冗余和可重構(gòu)兩種方法對(duì)控制電路進(jìn)行冗余設(shè)計(jì),以提高照明系統(tǒng)的可靠性。

摘要： 本文介紹了LED光源在航天照明領(lǐng)域的應(yīng)用現(xiàn)狀及優(yōu)勢。針對(duì)單粒子效應(yīng)給航天照明控制電路帶來的威脅,利用FPGA的分層設(shè)計(jì)特性,分別提出了三模冗余和可重構(gòu)兩種方法對(duì)控制電路進(jìn)行冗余設(shè)計(jì),以提高照明系統(tǒng)的可靠性。

摘要： 可編程片上系統(tǒng)設(shè)計(jì)是一個(gè)嶄新的、富有生機(jī)的嵌入式系統(tǒng)設(shè)計(jì)技術(shù)研究方向.本文在闡述可編程邏輯器件特點(diǎn)及其發(fā)展趨勢的基礎(chǔ)上,探討基于Xilinx FPGA的可編程片上系統(tǒng)設(shè)計(jì)方法,并詳細(xì)介紹了相關(guān)的開發(fā)和調(diào)試工具,為SOPC的設(shè)計(jì)實(shí)現(xiàn)提供了一種切實(shí)可行的途徑.

摘要： 本發(fā)明與電氣傳動(dòng)和控制有關(guān)，特別是和電動(dòng)機(jī)和發(fā)電機(jī)的新型結(jié)構(gòu)，及用電力電子設(shè)備來驅(qū)動(dòng)和控制電動(dòng)機(jī)和發(fā)電機(jī)的方法有關(guān)。本發(fā)明采用可動(dòng)態(tài)重構(gòu)的電機(jī)，該電機(jī)包括一個(gè)轉(zhuǎn)子，一個(gè)磁耦合到轉(zhuǎn)子并有多個(gè)槽和多個(gè)繞組的定子，其中每個(gè)繞組被安置于兩個(gè)對(duì)應(yīng)的槽中，當(dāng)電流流過繞組時(shí)形成多個(gè)磁極，每對(duì)磁極有多個(gè)相，且所述繞組的配置使得磁極數(shù)和相數(shù)可動(dòng)態(tài)調(diào)整。本發(fā)明所述可動(dòng)態(tài)重構(gòu)的電動(dòng)機(jī)和發(fā)電機(jī)系統(tǒng)可以通過對(duì)磁極數(shù)和相數(shù)動(dòng)態(tài)調(diào)整，從而優(yōu)化系統(tǒng)并降低成本。

摘要： 本發(fā)明人意識(shí)到使用LDR內(nèi)容和HDR殘差表示HDR內(nèi)容并非是沒有問題的。因此，本發(fā)明提出代替地使用LDR內(nèi)容、LDR殘差和全局照度數(shù)據(jù)表示HDR內(nèi)容。也就是說，提出一種用于將高動(dòng)態(tài)范圍的HDR視頻和LDR視頻編碼在一起的方法，LDR視頻提供HDR視頻內(nèi)容的更低動(dòng)態(tài)范圍描繪，所述方法包括使用處理裝置用于對(duì)LDR視頻的一個(gè)視頻以及與LDR視頻的其他視頻和HDR視頻獨(dú)立的從HDR視頻提取的另一LDR視頻進(jìn)行編碼，并且使用一個(gè)視頻作為參考對(duì)另一視頻進(jìn)行預(yù)測編碼，并且對(duì)從HDR視頻進(jìn)一步提取的全局照度數(shù)據(jù)進(jìn)行無損編碼。這具有預(yù)測更穩(wěn)定并且更容易找到全局最優(yōu)預(yù)測值的優(yōu)點(diǎn)。

摘要： 本發(fā)明公開了一種可擴(kuò)展的支持動(dòng)態(tài)部分重構(gòu)的可重構(gòu)計(jì)算配置網(wǎng)絡(luò)系統(tǒng)，采用多層次嵌套樹形結(jié)構(gòu)形成配置網(wǎng)絡(luò)系統(tǒng)，配置流每一次改變配置路徑方向都擴(kuò)展兩個(gè)配置方向，形成一條配置鏈上配置串行傳遞、多條配置鏈上配置并行傳遞的串并行混合配置的重構(gòu)方式，多層次嵌套樹形結(jié)構(gòu)由至少一個(gè)雙樹配置網(wǎng)絡(luò)結(jié)構(gòu)與一個(gè)雙向主干配置鏈組成，雙樹配置網(wǎng)絡(luò)結(jié)構(gòu)由兩個(gè)單樹配置網(wǎng)絡(luò)結(jié)構(gòu)組成，每個(gè)單樹配置網(wǎng)絡(luò)結(jié)構(gòu)均與可重構(gòu)計(jì)算單元相連。本發(fā)明幾乎不增加邏輯資源消耗的前提下，減少了互連和配置功耗。

摘要： 一種星載DSP軟件任務(wù)動(dòng)態(tài)重構(gòu)電路及重構(gòu)方法，基于集成的FPGA芯片構(gòu)建處理器總線接口和DSP HPI接口的物理連通鏈路。在處理器中設(shè)計(jì)軟件程序，用于驅(qū)動(dòng)總線時(shí)序變化，并設(shè)計(jì)總線接口與HPI接口的時(shí)序轉(zhuǎn)換邏輯，在需要?jiǎng)討B(tài)加載DSP任務(wù)時(shí)，通過動(dòng)態(tài)重構(gòu)在FPGA中實(shí)現(xiàn)轉(zhuǎn)換邏輯電路；處理器從FLASH中獲取DSP運(yùn)行程序數(shù)據(jù)，通過持續(xù)改變處理器中的軟件運(yùn)行，以驅(qū)動(dòng)總線產(chǎn)生程序數(shù)據(jù)對(duì)應(yīng)的時(shí)序；在程序數(shù)據(jù)加載完成后，由處理器發(fā)送啟動(dòng)指令，實(shí)現(xiàn)DSP程序的啟動(dòng)和運(yùn)行。

摘要： 本發(fā)明公開了一種可重構(gòu)系統(tǒng)的動(dòng)態(tài)局部重構(gòu)控制器，包括可重構(gòu)計(jì)算陣列行、可重構(gòu)計(jì)算陣列行控制器、可重構(gòu)計(jì)算陣列配置接口、流水線寄存器和流水線控制器。本發(fā)明還公開了一種可重構(gòu)系統(tǒng)的動(dòng)態(tài)局部重構(gòu)控制器的控制方法。本發(fā)明能夠減少可重構(gòu)系統(tǒng)總的配置時(shí)間，提高可重構(gòu)系統(tǒng)的計(jì)算性能。

摘要： 本發(fā)明屬于可靠性技術(shù)領(lǐng)域，涉及一種動(dòng)態(tài)重構(gòu)系統(tǒng)故障重構(gòu)過程的任務(wù)可靠性建模方法。本發(fā)明在分析復(fù)雜系統(tǒng)特征的基礎(chǔ)上，提出采用排隊(duì)隨機(jī)Petri網(wǎng)模型對(duì)復(fù)雜重構(gòu)系統(tǒng)的任務(wù)可靠性進(jìn)行建模，提出采用排隊(duì)隨機(jī)Petri網(wǎng)模型對(duì)復(fù)雜系統(tǒng)進(jìn)行任務(wù)可靠性建模。排隊(duì)隨機(jī)Petri網(wǎng)是傳統(tǒng)隨機(jī)Petri網(wǎng)的一種擴(kuò)展，它可以對(duì)復(fù)雜系統(tǒng)中存在的資源排隊(duì)、先進(jìn)先出（FIFO）等現(xiàn)象進(jìn)行建模，真實(shí)地反映出復(fù)雜系統(tǒng)的設(shè)計(jì)特征，從而能夠準(zhǔn)確地對(duì)系統(tǒng)任務(wù)可靠性進(jìn)行分析和評(píng)價(jià)。

摘要： 一種動(dòng)態(tài)重構(gòu)分布式計(jì)算架構(gòu)的方法，所述分布式計(jì)算架構(gòu)具有多個(gè)處理節(jié)點(diǎn)，其中每一個(gè)處理節(jié)點(diǎn)以相應(yīng)的多個(gè)虛擬機(jī)為主機(jī)，所述方法包括檢測第一處理節(jié)點(diǎn)上的故障條件、評(píng)估通過第一處理節(jié)點(diǎn)上的每一個(gè)相應(yīng)虛擬機(jī)執(zhí)行的軟件功能的關(guān)鍵性、和如果至少一個(gè)虛擬機(jī)被評(píng)估為處于臨界關(guān)鍵性等級(jí)以上，則重新分配第一處理節(jié)點(diǎn)上的多個(gè)虛擬機(jī)中的至少一個(gè)給第二處理節(jié)點(diǎn)。

摘要： 本發(fā)明與電氣傳動(dòng)和控制有關(guān)，特別是和電動(dòng)機(jī)和發(fā)電機(jī)的新型結(jié)構(gòu)，及用電力電子設(shè)備來驅(qū)動(dòng)和控制電動(dòng)機(jī)和發(fā)電機(jī)的方法有關(guān)。本發(fā)明采用可動(dòng)態(tài)重構(gòu)的電機(jī)，該電機(jī)包括一個(gè)轉(zhuǎn)子，一個(gè)磁耦合到轉(zhuǎn)子并有多個(gè)槽和多個(gè)繞組的定子，其中每個(gè)繞組被安置于兩個(gè)對(duì)應(yīng)的槽中，當(dāng)電流流過繞組時(shí)形成多個(gè)磁極，每對(duì)磁極有多個(gè)相，且所述繞組的配置使得磁極數(shù)和相數(shù)可動(dòng)態(tài)調(diào)整。本發(fā)明所述可動(dòng)態(tài)重構(gòu)的電動(dòng)機(jī)和發(fā)電機(jī)系統(tǒng)可以通過對(duì)磁極數(shù)和相數(shù)動(dòng)態(tài)調(diào)整，從而優(yōu)化系統(tǒng)并降低成本。

摘要： 本發(fā)明公開了一種可擴(kuò)展的支持動(dòng)態(tài)部分重構(gòu)的可重構(gòu)計(jì)算配置網(wǎng)絡(luò)系統(tǒng)，采用多層次嵌套樹形結(jié)構(gòu)形成配置網(wǎng)絡(luò)系統(tǒng)，配置流每一次改變配置路徑方向都擴(kuò)展兩個(gè)配置方向，形成一條配置鏈上配置串行傳遞、多條配置鏈上配置并行傳遞的串并行混合配置的重構(gòu)方式，多層次嵌套樹形結(jié)構(gòu)由至少一個(gè)雙樹配置網(wǎng)絡(luò)結(jié)構(gòu)與一個(gè)雙向主干配置鏈組成，雙樹配置網(wǎng)絡(luò)結(jié)構(gòu)由兩個(gè)單樹配置網(wǎng)絡(luò)結(jié)構(gòu)組成，每個(gè)單樹配置網(wǎng)絡(luò)結(jié)構(gòu)均與可重構(gòu)計(jì)算單元相連。本發(fā)明幾乎不增加邏輯資源消耗的前提下，減少了互連和配置功耗。

摘要： 本發(fā)明公開了一種動(dòng)態(tài)可重構(gòu)裝置以及用用這種動(dòng)態(tài)可重構(gòu)裝置進(jìn)行動(dòng)態(tài)可重構(gòu)的方法，裝置包括主處理器、存儲(chǔ)器、部分可重構(gòu)單元，其特點(diǎn)還包括回收Cache，所述回收Cache中包含一個(gè)任務(wù)存儲(chǔ)單元、一個(gè)輸出接口及一個(gè)輸入監(jiān)控接口，輸入監(jiān)控接口自動(dòng)記錄部分可重構(gòu)單元增加的任務(wù)，輸出接口在任務(wù)存儲(chǔ)單元中對(duì)主處理器提供的任務(wù)進(jìn)行查詢，有匹配的任務(wù)則輸出到主處理器；任務(wù)存儲(chǔ)單元滿，則輸入監(jiān)控接口利用最近最久未使用算法淘汰一個(gè)任務(wù)；新增加的任務(wù)在部分可重構(gòu)單元中占據(jù)了已有任務(wù)的部分電路，造成以后任務(wù)的污染，則輸入監(jiān)控接口自動(dòng)將被污染的任務(wù)淘汰。由于采用回收Cache自動(dòng)監(jiān)測、記錄部分可重構(gòu)單元中的任務(wù)，提高了動(dòng)態(tài)可重構(gòu)系統(tǒng)的計(jì)算能力。