摘要： 西門子數(shù)字化工業(yè)軟件近日宣布加入成為英特爾晶圓代工服務(wù)(IFS)加速計(jì)劃中的EDA聯(lián)盟特許成員。英特爾的IFS計(jì)劃致力于建立完整的生態(tài)系統(tǒng),基于IFS領(lǐng)先的工藝技術(shù)為下一代芯片級(jí)系統(tǒng)(SoC)提供設(shè)計(jì)和制造支持。

摘要： 本文針對(duì)目前EDA課程所存在的問題進(jìn)行分析,依托OBE教學(xué)理念,結(jié)合廣西漓江學(xué)堂課程平臺(tái)、自主開發(fā)實(shí)驗(yàn)平臺(tái)和實(shí)驗(yàn)管理系統(tǒng),采用標(biāo)準(zhǔn)化與非標(biāo)準(zhǔn)化結(jié)合的多元考核方式對(duì)EDA課程的教學(xué)模式進(jìn)行改革研究。通過課程實(shí)施證明,EDA課程優(yōu)化了教學(xué)進(jìn)程和評(píng)價(jià)方法,提高學(xué)生的團(tuán)隊(duì)合作和思辨能力,也對(duì)教師的科研能力和持續(xù)學(xué)習(xí)方面提供了幫助,同時(shí)為電子信息類卓越人才的培養(yǎng)提供學(xué)習(xí)參考。

摘要： 以太陽能路燈控制器的設(shè)計(jì)和實(shí)現(xiàn)為案例,介紹了以任務(wù)為導(dǎo)向的層次化教學(xué)設(shè)計(jì)方法。該實(shí)驗(yàn)設(shè)計(jì)采用模塊化方案,綜合了電子技術(shù)基礎(chǔ)知識(shí)和現(xiàn)代EDA技術(shù)。學(xué)生通過從原理圖的設(shè)計(jì)和仿真,到電子系統(tǒng)的安裝和調(diào)試的全過程,大大提高了分析設(shè)計(jì)能力、調(diào)試能力、科學(xué)實(shí)驗(yàn)?zāi)芰Φ取?

摘要： 闡述基于Cadence的SAI工具進(jìn)行優(yōu)化,通過INNOVUS產(chǎn)品中的DB ECO等命令以及一些算法,為工具添加了新功能,提高了工具的自動(dòng)化程度,對(duì)比SAI工具優(yōu)化前后生成的網(wǎng)表,分析優(yōu)化結(jié)果。

摘要： 自殺已成為全球重大的公共衛(wèi)生和社會(huì)關(guān)注問題,自動(dòng)在有自殺意念的社交文本中抽取出該意念產(chǎn)生的原因,可以為自殺預(yù)防提供支持.在自殺意念原因抽取任務(wù)中,由于人工標(biāo)注的主觀因素造成標(biāo)注邊界模糊或存在誤差,同時(shí)人工標(biāo)注成本大也導(dǎo)致訓(xùn)練樣本量較小.本文針對(duì)這些問題探索和使用數(shù)據(jù)增強(qiáng)的方法,提出基于標(biāo)簽窗口縮放的標(biāo)簽增強(qiáng)方法LWS,LWS通過設(shè)計(jì)標(biāo)簽窗口縮放概率、縮放尺度、標(biāo)簽增強(qiáng)率等參數(shù)及其應(yīng)遵循的原則,較好地解決了原訓(xùn)練集中人工標(biāo)注較短和存在誤差的問題,F1值比原訓(xùn)練集上的Char-BiLSTM-CRF模型平均提高了1.6%.實(shí)現(xiàn)了基于同義詞替換SR、隨機(jī)插入RI、隨機(jī)交換RS和隨機(jī)刪除RD的EDA數(shù)據(jù)增強(qiáng)方法.實(shí)驗(yàn)結(jié)果表明,在基于EDA的數(shù)據(jù)增強(qiáng)中,單獨(dú)和綜合運(yùn)用SR、RD都取得較好的效果,F1值比原訓(xùn)練集上的Char-BiLSTM-CRF模型平均提高了1.1%~1.6%.此外,當(dāng)數(shù)據(jù)改變較少時(shí),即增強(qiáng)率或改變率較小時(shí),模型提升效果較明顯,而過度增強(qiáng)反而會(huì)降低模型的性能.

摘要： 隨著半導(dǎo)體技術(shù)的不斷發(fā)展,芯片制程的特征尺寸已由28nm、14nm、向7nm、5nm及以下逐步減小,工藝波動(dòng)對(duì)器件性能的影響也變得越來越明顯,因此統(tǒng)計(jì)模型對(duì)于EDA軟件開發(fā),IC設(shè)計(jì)(IC-Design)顯得愈加重要。尤其對(duì)于系統(tǒng)波動(dòng)和隨機(jī)波動(dòng)帶來的器件性能的變化進(jìn)行了統(tǒng)計(jì)分析和參數(shù)提取,在良率分析中有著至關(guān)重要的作用;為此,統(tǒng)計(jì)模型的提取,特別是一些非線性特性的分析應(yīng)用,需要更多的研究。本文提出一種新的統(tǒng)計(jì)模型提取方法-主元向后傳遞(backward propagation of principal component,BPPC)。其相較傳統(tǒng)方法,具有高效易用、極大地降低了統(tǒng)計(jì)模型的提取難度,并實(shí)現(xiàn)了統(tǒng)計(jì)模型從線性到非線性的擴(kuò)展等特點(diǎn)。本文將從理論分析、算法流程、非線性擴(kuò)展、應(yīng)用實(shí)例等幾部分對(duì)BPPC進(jìn)行具體介紹。

摘要： 通過分析智能家居行業(yè)發(fā)現(xiàn),機(jī)器人可分為家務(wù)功能型、娛樂家用型和助理管家型等,種類繁多但功能較為單一。市面上基于單片機(jī)的智能搬運(yùn)機(jī)器人不具有可重構(gòu)性和良好的實(shí)時(shí)性,不能夠滿足靈活多變的機(jī)器人需求。本團(tuán)隊(duì)研究一款采用Robei EDA設(shè)計(jì)的基于FPGA的多功能可重構(gòu)機(jī)器人,具有人為遙控控制與語音控制、自動(dòng)搬運(yùn)物體、感測周圍環(huán)境、發(fā)射電磁炮等功能,可以實(shí)現(xiàn)環(huán)境檢測及火災(zāi)預(yù)警、智能搬運(yùn)及安保防御等作用,在提供便利服務(wù)的同時(shí),有效保障居家安全。

摘要： 電子工藝實(shí)習(xí)是一門以實(shí)踐教學(xué)為主的技術(shù)基礎(chǔ)課程。隨著科技的發(fā)展,電子工藝實(shí)習(xí)課程的教學(xué)內(nèi)容與方法都在不斷發(fā)展與豐富,然而其考核方式卻并未保持同步更新。本文實(shí)現(xiàn)了基于Web的電子工藝實(shí)習(xí)課程線上考核系統(tǒng),該考核系統(tǒng)不僅包含了電子工藝實(shí)習(xí)課程中傳統(tǒng)的理論考試內(nèi)容,還將電子設(shè)計(jì)自動(dòng)化的內(nèi)容納入考核總評(píng)。網(wǎng)頁形式的電子試卷引入豐富的靜態(tài)或動(dòng)態(tài)圖像實(shí)時(shí)展現(xiàn)紙質(zhì)試卷無法表達(dá)的多面體,將考試內(nèi)容與不斷發(fā)展多媒體的教學(xué)方法保持同步更新,確保其先進(jìn)性?；赪eb的線上考核系統(tǒng)經(jīng)過前期逐步的應(yīng)用已經(jīng)取得一些效果,它既能保持評(píng)分標(biāo)準(zhǔn)的全面綜合性,又能激發(fā)學(xué)生的探索精神。

摘要： 結(jié)合地震行業(yè)應(yīng)用創(chuàng)新人才培養(yǎng)和“EDA技術(shù)與應(yīng)用”課程教學(xué)特點(diǎn),依托地震儀表設(shè)計(jì)項(xiàng)目,進(jìn)行了愛國、責(zé)任擔(dān)當(dāng)?shù)群诵膬r(jià)值觀引領(lǐng)和嚴(yán)謹(jǐn)細(xì)致、實(shí)事求是的工程精神培養(yǎng)為目地的課程思政教學(xué)設(shè)計(jì)。以數(shù)字地震計(jì)時(shí)儀為例,說明基于地震儀表設(shè)計(jì)項(xiàng)目展開專業(yè)和思政教育有機(jī)融合、協(xié)同育人的方法和思路。課程思政的實(shí)施,明顯提升了育人質(zhì)量。

摘要： 國內(nèi)獨(dú)立院校電子通信相關(guān)專業(yè)實(shí)驗(yàn)室建設(shè)由于經(jīng)費(fèi)和建設(shè)難度等因素建設(shè)滯后,導(dǎo)致學(xué)生培養(yǎng)過程中電子產(chǎn)品設(shè)計(jì)能力薄弱。EDA技術(shù)其獨(dú)特的虛擬開發(fā)特點(diǎn),可以降低設(shè)計(jì)風(fēng)險(xiǎn),提高設(shè)計(jì)可行性,可有效解決這一問題。文章討論有一定EDA設(shè)計(jì)教學(xué)基礎(chǔ)后,目的導(dǎo)向式EDA教學(xué),加入分組競爭機(jī)制的教學(xué)模式以培養(yǎng)學(xué)生電子產(chǎn)品設(shè)計(jì)能力,同時(shí)提高EDA教學(xué)效果的教學(xué)模式。

摘要： IC 技術(shù)發(fā)展及其制造工藝的進(jìn)步大幅提升了處理器的性能,但同時(shí)也給多處理器系統(tǒng)電路設(shè)計(jì)引入了諸如信號(hào)完整性功耗與散熱電磁兼容性、(EMC)等問題針對(duì)這一問題,提出了一種電、熱、力多學(xué)科綜合仿真方法；并通過雷達(dá)信號(hào)處理機(jī)的設(shè)計(jì)實(shí)例,詳細(xì)描述了功耗信號(hào)、完整性熱、EMC等仿真環(huán)節(jié),為多處理器的系統(tǒng)電路設(shè)計(jì)與仿真提供了重要參考實(shí)踐表明。通過電路設(shè)計(jì)不同階段中多種EDA 仿真工具的綜合運(yùn)用,該方法可顯著改善系統(tǒng)電路性能并提高設(shè)計(jì)的成功率。

摘要： IC 技術(shù)發(fā)展及其制造工藝的進(jìn)步大幅提升了處理器的性能,但同時(shí)也給多處理器系統(tǒng)電路設(shè)計(jì)引入了諸如信號(hào)完整性功耗與散熱電磁兼容性、(EMC)等問題針對(duì)這一問題,提出了一種電、熱、力多學(xué)科綜合仿真方法；并通過雷達(dá)信號(hào)處理機(jī)的設(shè)計(jì)實(shí)例,詳細(xì)描述了功耗信號(hào)、完整性熱、EMC等仿真環(huán)節(jié),為多處理器的系統(tǒng)電路設(shè)計(jì)與仿真提供了重要參考實(shí)踐表明。通過電路設(shè)計(jì)不同階段中多種EDA 仿真工具的綜合運(yùn)用,該方法可顯著改善系統(tǒng)電路性能并提高設(shè)計(jì)的成功率。

摘要： IC 技術(shù)發(fā)展及其制造工藝的進(jìn)步大幅提升了處理器的性能,但同時(shí)也給多處理器系統(tǒng)電路設(shè)計(jì)引入了諸如信號(hào)完整性功耗與散熱電磁兼容性、(EMC)等問題針對(duì)這一問題,提出了一種電、熱、力多學(xué)科綜合仿真方法；并通過雷達(dá)信號(hào)處理機(jī)的設(shè)計(jì)實(shí)例,詳細(xì)描述了功耗信號(hào)、完整性熱、EMC等仿真環(huán)節(jié),為多處理器的系統(tǒng)電路設(shè)計(jì)與仿真提供了重要參考實(shí)踐表明。通過電路設(shè)計(jì)不同階段中多種EDA 仿真工具的綜合運(yùn)用,該方法可顯著改善系統(tǒng)電路性能并提高設(shè)計(jì)的成功率。

摘要： IC 技術(shù)發(fā)展及其制造工藝的進(jìn)步大幅提升了處理器的性能,但同時(shí)也給多處理器系統(tǒng)電路設(shè)計(jì)引入了諸如信號(hào)完整性功耗與散熱電磁兼容性、(EMC)等問題針對(duì)這一問題,提出了一種電、熱、力多學(xué)科綜合仿真方法；并通過雷達(dá)信號(hào)處理機(jī)的設(shè)計(jì)實(shí)例,詳細(xì)描述了功耗信號(hào)、完整性熱、EMC等仿真環(huán)節(jié),為多處理器的系統(tǒng)電路設(shè)計(jì)與仿真提供了重要參考實(shí)踐表明。通過電路設(shè)計(jì)不同階段中多種EDA 仿真工具的綜合運(yùn)用,該方法可顯著改善系統(tǒng)電路性能并提高設(shè)計(jì)的成功率。

摘要： 本論文介紹了一種乘積碼迭代譯碼器的硬件設(shè)計(jì)方案?；谲浥袥Q譯碼規(guī)則，使用VHDL硬件描述語言，提出了基于Modelsim6.0a仿真平臺(tái)的兩維乘積碼的EDA實(shí)現(xiàn)方法，給出了仿真波形，迭代次數(shù)為四次時(shí)最大譯碼速率可達(dá)到50Mbit/s，并通過了在Xilinx公司的FPGA芯片XC2S200上的綜合驗(yàn)證實(shí)驗(yàn)。該譯碼器的功能仿真和硬件實(shí)現(xiàn)都證明了這種方案的可行性和正確性。

摘要： 本論文介紹了一種乘積碼迭代譯碼器的硬件設(shè)計(jì)方案?；谲浥袥Q譯碼規(guī)則，使用VHDL硬件描述語言，提出了基于Modelsim6.0a仿真平臺(tái)的兩維乘積碼的EDA實(shí)現(xiàn)方法，給出了仿真波形，迭代次數(shù)為四次時(shí)最大譯碼速率可達(dá)到50Mbit/s，并通過了在Xilinx公司的FPGA芯片XC2S200上的綜合驗(yàn)證實(shí)驗(yàn)。該譯碼器的功能仿真和硬件實(shí)現(xiàn)都證明了這種方案的可行性和正確性。

摘要： 本論文介紹了一種乘積碼迭代譯碼器的硬件設(shè)計(jì)方案?；谲浥袥Q譯碼規(guī)則，使用VHDL硬件描述語言，提出了基于Modelsim6.0a仿真平臺(tái)的兩維乘積碼的EDA實(shí)現(xiàn)方法，給出了仿真波形，迭代次數(shù)為四次時(shí)最大譯碼速率可達(dá)到50Mbit/s，并通過了在Xilinx公司的FPGA芯片XC2S200上的綜合驗(yàn)證實(shí)驗(yàn)。該譯碼器的功能仿真和硬件實(shí)現(xiàn)都證明了這種方案的可行性和正確性。

摘要： 本論文介紹了一種乘積碼迭代譯碼器的硬件設(shè)計(jì)方案?；谲浥袥Q譯碼規(guī)則，使用VHDL硬件描述語言，提出了基于Modelsim6.0a仿真平臺(tái)的兩維乘積碼的EDA實(shí)現(xiàn)方法，給出了仿真波形，迭代次數(shù)為四次時(shí)最大譯碼速率可達(dá)到50Mbit/s，并通過了在Xilinx公司的FPGA芯片XC2S200上的綜合驗(yàn)證實(shí)驗(yàn)。該譯碼器的功能仿真和硬件實(shí)現(xiàn)都證明了這種方案的可行性和正確性。

摘要： 本論文介紹了一種乘積碼迭代譯碼器的硬件設(shè)計(jì)方案?；谲浥袥Q譯碼規(guī)則，使用VHDL硬件描述語言，提出了基于Modelsim6.0a仿真平臺(tái)的兩維乘積碼的EDA實(shí)現(xiàn)方法，給出了仿真波形，迭代次數(shù)為四次時(shí)最大譯碼速率可達(dá)到50Mbit/s，并通過了在Xilinx公司的FPGA芯片XC2S200上的綜合驗(yàn)證實(shí)驗(yàn)。該譯碼器的功能仿真和硬件實(shí)現(xiàn)都證明了這種方案的可行性和正確性。

摘要： 本論文介紹了一種乘積碼迭代譯碼器的硬件設(shè)計(jì)方案。基于軟判決譯碼規(guī)則，使用VHDL硬件描述語言，提出了基于Modelsim6.0a仿真平臺(tái)的兩維乘積碼的EDA實(shí)現(xiàn)方法，給出了仿真波形，迭代次數(shù)為四次時(shí)最大譯碼速率可達(dá)到50Mbit/s，并通過了在Xilinx公司的FPGA芯片XC2S200上的綜合驗(yàn)證實(shí)驗(yàn)。該譯碼器的功能仿真和硬件實(shí)現(xiàn)都證明了這種方案的可行性和正確性。

摘要： 一種EDA電路寄生電阻的提取方法，包括以下步驟：1）將電路線網(wǎng)切割劃分為長邊部分和非長邊部分；2）計(jì)算各個(gè)長邊部分的寄生電阻；3）在非長邊部分的四個(gè)邊設(shè)置電阻節(jié)點(diǎn)，電阻節(jié)點(diǎn)兩兩連接形成六個(gè)電阻，其中，相鄰兩電阻節(jié)點(diǎn)間的電阻記作第一類電阻；位于對(duì)角線的兩電阻節(jié)點(diǎn)間電阻為第二類電阻；4）根據(jù)非長邊部分的長寬比計(jì)算第一類電阻和第二類電阻的電阻值。本發(fā)明的方法，不會(huì)造成電阻提取精度丟失，可極大提高電路設(shè)計(jì)人員分析和優(yōu)化設(shè)計(jì)的效率。

摘要： 本發(fā)明給出了一種基于Banyan網(wǎng)絡(luò)和多FPGA結(jié)構(gòu)的EDA硬件加速方法與系統(tǒng)，包括將EDA算法加速和仿真加速結(jié)合在一個(gè)系統(tǒng)內(nèi)，EDA算法加速時(shí)啟用頂層EDA算法控制數(shù)據(jù)的發(fā)送和接收，EDA仿真加速時(shí)根據(jù)用戶所設(shè)計(jì)的待測設(shè)計(jì)結(jié)構(gòu)以及用戶輸入的仿真數(shù)據(jù)；同時(shí)采用多通道SCE?MI接口進(jìn)行軟硬件數(shù)據(jù)協(xié)同，再使用Banyan網(wǎng)絡(luò)來實(shí)現(xiàn)多FPGA的數(shù)據(jù)交換；最后將加速后的數(shù)據(jù)回傳進(jìn)行處理，將仿真數(shù)據(jù)與驗(yàn)證數(shù)據(jù)進(jìn)行對(duì)比驗(yàn)證仿真結(jié)果，或?qū)⑦\(yùn)算結(jié)果數(shù)據(jù)返回給外部EDA軟件。本方法采用軟硬件協(xié)同方式對(duì)算法和仿真進(jìn)行加速，將EDA算法加速和仿真加速結(jié)合，采用多通道PIPE式SCE?MI標(biāo)準(zhǔn)協(xié)議接口，具有普適性，同時(shí)將Banyan網(wǎng)絡(luò)應(yīng)用于多FPGA數(shù)據(jù)交換，降低了數(shù)據(jù)交換延遲，使得系統(tǒng)實(shí)現(xiàn)結(jié)構(gòu)簡單、功能高效。

摘要： 本發(fā)明公開了一種基于深度度量學(xué)習(xí)的EDA電路失效分析方法，包括步驟：一、根據(jù)原始分布對(duì)EDA電路樣本進(jìn)行蒙特卡羅采樣，生成蒙特卡羅采樣樣本，并進(jìn)行蒙特卡羅仿真，得到失效仿真結(jié)果；二、通過步驟一的蒙特卡羅采樣樣本和失效仿真結(jié)果，訓(xùn)練一個(gè)能夠?qū)⑹颖緟^(qū)分出來的深度度量學(xué)習(xí)模型；三、對(duì)待進(jìn)行失效分析的EDA電路，采用蒙特卡羅采樣方法生成足夠多的失效分析樣本，并利用步驟二中訓(xùn)練的深度度量學(xué)習(xí)模型對(duì)樣本進(jìn)行篩選，篩選出可能失效樣本；四、對(duì)可能失效樣本進(jìn)行SPICE電路仿真，得到失效的EDA電路并計(jì)算出失效率。本發(fā)明仿真效率高，可靠性高，在先進(jìn)工藝大規(guī)模電路的仿真分析中具有明顯的優(yōu)勢(shì)。

摘要： 本申請(qǐng)?zhí)峁┮环N執(zhí)行EDA任務(wù)的方法、計(jì)算裝置、計(jì)算系統(tǒng)、以及非暫態(tài)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。該方法包括：根據(jù)所述EDA任務(wù)，將所述EDA任務(wù)重構(gòu)為根據(jù)給定流程順序執(zhí)行的多個(gè)子任務(wù)，所述多個(gè)子任務(wù)包括第一子任務(wù)和第二子任務(wù)；確定與所述多個(gè)子任務(wù)對(duì)應(yīng)的多個(gè)計(jì)算資源，所述多個(gè)計(jì)算資源包括與所述第一子任務(wù)對(duì)應(yīng)的第一計(jì)算資源和與所述第二子任務(wù)對(duì)應(yīng)的第二計(jì)算資源；以及根據(jù)所述給定流程依次調(diào)用所述多個(gè)計(jì)算資源以執(zhí)行所述多個(gè)子任務(wù)。

摘要： 本發(fā)明提供一種集成電路EDA平臺(tái)，包括：積木庫、平臺(tái)繪圖模塊、工具存儲(chǔ)模塊和程序翻譯模塊；其中，所述工具存儲(chǔ)模塊存儲(chǔ)有集成電路不同設(shè)計(jì)階段或子階段的點(diǎn)工具；其中，所述積木庫用于存儲(chǔ)N個(gè)積木塊標(biāo)識(shí)，每個(gè)積木塊標(biāo)識(shí)指示一個(gè)或多個(gè)所述點(diǎn)工具，且每個(gè)所述積木塊標(biāo)識(shí)均包括一個(gè)或多個(gè)匹配標(biāo)識(shí)，所述匹配標(biāo)識(shí)用于保證各個(gè)所述積木塊標(biāo)識(shí)之間的連接正確性；其中，所述平臺(tái)繪圖模塊用于實(shí)現(xiàn)M個(gè)所述積木塊標(biāo)識(shí)之間的正確連接，得到設(shè)計(jì)流程，M和N均為正整數(shù)；其中，所述程序翻譯模塊用于將所述設(shè)計(jì)流程轉(zhuǎn)換為程序執(zhí)行腳本。

摘要： 一種射頻微波芯片模塊及系統(tǒng)的自動(dòng)測量及優(yōu)化EDA儀器。在摘要附圖中，它由平板電腦（U0）、接口1（IF1）、接口2（IF2）、電子控制電路（U1）、水平電機(jī)（U2）、垂直電機(jī)（U3）、水平開關(guān)（U4）、垂直開關(guān)（U5）、水平傳動(dòng)裝置（G）、絲杠（S）、垂直傳動(dòng)裝置（L）、矢量探頭裝置（P）、傳輸線（T）、輸入連接器（C1）、輸出連接器（C2）和電源適配器（U6）組成。本發(fā)明提供一種軟硬件結(jié)合的EDA儀器（EQP），能使設(shè)計(jì)者在完全真實(shí)的操作條件下，在很寬頻率范圍內(nèi)自動(dòng)匹配和測試、驗(yàn)證及優(yōu)化被測芯片、模塊及系統(tǒng)，快速找到被測件所需的最優(yōu)設(shè)計(jì)參數(shù)，解決了現(xiàn)有射頻微波EDA仿真軟件誤差大的難題，且設(shè)計(jì)值100%符合實(shí)際電路，大大提高了設(shè)計(jì)效率。

摘要： 本發(fā)明公開一種在EDA仿真中自適應(yīng)生成ATE測試碼的方法，屬于數(shù)字集成電路EDA仿真領(lǐng)域。對(duì)被測電路進(jìn)行ATE測試；根據(jù)所述被測電路的管腳，編寫管腳信息文件；根據(jù)所述管腳信息文件，利用自動(dòng)生成腳本生成測試碼抓取模塊和例化模塊；將所述例化模塊集成進(jìn)EDA仿真平臺(tái)中；選擇所述EDA仿真平臺(tái)中對(duì)應(yīng)的功能進(jìn)行仿真，同時(shí)輸出ATE測試碼，從而能夠在EDA仿真中，根據(jù)仿真功能直接生成測試碼，無需額外的工作量。

摘要： 本實(shí)用新型公開的屬于地龍蛋白技術(shù)領(lǐng)域，具體為一種蚯蚓素EDA?R激活因子地龍蛋白提取用粉碎裝置,包括箱體，所述箱體的側(cè)壁上端固定設(shè)置有相對(duì)稱的固定塊，所述固定塊的上端且位于箱體的內(nèi)部固定設(shè)置有箱蓋，所述箱蓋的中部開設(shè)有穿槽，所述箱蓋的上端中部固定設(shè)置有電動(dòng)伸縮桿，所述電動(dòng)伸縮桿的下端穿過穿槽并延伸至箱體內(nèi)部，所述電動(dòng)伸縮桿的下端固定設(shè)置有安裝板，通過將地龍之間在放置盒的內(nèi)部進(jìn)行粉碎工作，可以提高對(duì)地龍漿液的收集，粉碎刀在電機(jī)的帶動(dòng)下可以有效的對(duì)地龍進(jìn)行粉碎工作，擋板可以在粉碎工作中擋住放置盒的盒口，減小粉碎空間，使粉碎工作更加徹底，同時(shí)也避免地龍漿液飛濺造成浪費(fèi)。

摘要： 本實(shí)用新型公開的屬于地龍蛋白技術(shù)領(lǐng)域，具體為一種蚯蚓素EDA?R激活因子地龍蛋白提取用超濾裝置,包括底板，所述底板的上端固定設(shè)置有箱體，所述箱體的左右內(nèi)壁固定設(shè)置有相對(duì)稱的滑塊，兩個(gè)所述滑塊之間橫向滑動(dòng)設(shè)置有過濾框，所述過濾框包括框架，所述框架的左右兩側(cè)固定設(shè)置有相對(duì)稱的滑軌，所述滑軌與滑塊之間滑動(dòng)連接，通過將濾膜和過濾框分離式固定可以方便定期對(duì)濾膜的更換，保證地龍漿液的過濾效率，限位框的設(shè)置可以提高濾膜的位置穩(wěn)定性，避免在過濾過程中出現(xiàn)移位而導(dǎo)致過濾不徹底的現(xiàn)象，滑軌搭配滑塊的移動(dòng)可以方便過濾框在箱體內(nèi)的固定和取出，同時(shí)也方便對(duì)過濾框的清洗，避免出現(xiàn)細(xì)菌的現(xiàn)象。

摘要： 本實(shí)用新型公開的屬于干燥裝置技術(shù)領(lǐng)域，具體為一種蚯蚓素EDA?R激活因子地龍蛋白提取用干燥裝置，包括干燥箱，所述干燥箱的內(nèi)部橫向設(shè)置有均勻排布的干燥盤，所述干燥箱的右側(cè)壁對(duì)應(yīng)干燥盤處均開設(shè)有凹槽，所述干燥盤的右側(cè)壁均固定設(shè)置有連接塊，所述連接塊的側(cè)壁均與所述凹槽的內(nèi)壁接觸連接，所述連接塊的內(nèi)部開設(shè)有空腔，所述空腔的內(nèi)部固定設(shè)置有限位機(jī)構(gòu)，所述干燥盤的下端均橫向固定設(shè)置有加熱板，所述干燥盤的上端橫向固定設(shè)置有支架，所述支架的內(nèi)部橫向設(shè)置有往復(fù)絲桿，便于在蚯蚓素EDA?R激活因子地龍蛋白烘干的過程中，可以對(duì)其進(jìn)行翻動(dòng)，加快對(duì)蚯蚓素EDA?R激活因子地龍蛋白的烘干速率。